

氏 名	廣島 佑 (本籍地 神奈川県)	
学 位 の 種 類	博士 (工学)	
学 位 の 番 号	乙 第9号	
学位授与の条件	学位規則第3条第3項該当	
学位授与の日付	令和3年3月20日	
学位論文題目	3次元型トランジスタを用いた半導体集積回路の 高集積化（低コスト化）、高速化、低電力化に関する 研究	
論 文 審 査 員	(論文主査) 湘南工科大学教授	渡辺 重佳
	(副査) 湘南工科大学教授	二宮 洋
	(副査) 湘南工科大学教授	三浦 康之
	(副査) 湘南工科大学教授	中上川 友樹

### 論文内容の要旨

半導体集積回路はその基本構成要素である平面型トランジスタの微細化（スケーリング則）及び高集積化（ムーアの法則）により低コスト化、高速化、低消費電力化が実現され発展してきた。その平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いているため LSI の高集積化（低コスト化）、高速化、低消費電力化が出来なくなっている問題がある。本論文では、その問題を解決できる、3次元型トランジスタ（FinFET、ダブルゲート型トランジスタ）を用いた LSI の高集積化（低コスト化）、高速化、低消費電力化を実現するために必要となる、デバイス、回路設計、パターン設計技術を新たに提案した。

## 審査の結果の要旨

本論文は、3次元型トランジスタ（FinFET、ダブルゲート型トランジスタ）を用いたLSIの高集積化（低コスト化）、高速化、低消費電力化を実現するために必要となる、デバイス、回路設計、パターン設計技術を新たに提案したものである。まずダブルゲートトランジスタを用いたLSIでは、高集積化（低コスト化）のために1層型のダブルゲートトランジスタを用いた基本回路の新たな設計法を提案し、これを更に積層化（2層型）した場合の基本回路の新たな設計法を提案している。次にLSIの高速化、低消費電力化に向け、ゲート・基板間を接続する方式(DTMOS方式)を組み合わせた新たなデバイス・設計技術を提案している。今回提案した新技術の有効性に関しては基本的な論理回路（NAND論理、全加算器等）で検証している。従来のムーアの法則を延命させる新たなLSIの候補として、本論文の提案方式は、極めて有望であると考えられる。

本研究の成果は、査読付き論文5件、国内学会8件の発表で公表しており、関連分野において論文8件、解説記事1件の発表を行っている。提出された学位論文について、4名の審査員による予備審査の結果合格と判定され、本審査に入り、令和3年2月8日論文公開発表会を開催し、博士の学位を与えるに相応しいものと判断された。