SGT を用いた半導体集積回路の 低コスト化、高速化、低電力化に関する研究

令和3年3月

横田智広

論文の概要

半導体集積回路はその基本構成要素である平面型トランジスタの微細化(スケーリング則) 及び高集積化(ムーアの法則)により低コスト化、高速化、低消費電力化が実現され発展し てきた。その平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付 いているため論理 LSI の低コスト化、高速化、低消費電力化が出来なくなっている問題が ある。本論文では、その問題を解決出来従来のムーアの法則を延命させる1層型 SGT と積 層型 SGT を用いた積層型論理 LSI を提案した。

1 層構造の SGT ではパターン面積を縮小することにより低コスト化可能な最適設計方法 を、SGTを Fe-FET とB i C S技術と組み合わせた積層型論理LSIでは低コスト、高速、 低電力技術を新たに提案した。以下に論文の内容を示す。

第1章ではまず平面型トランジスタの微細化もショートチャネル効果等のため近年限界 に近付いているため論理 LSI の低コスト化、高速化、低消費電力化が出来なくなっている 問題を提示し、それを解決する提案を行うという論文の目的と全体の構成を示す。

第2章では第1章で示した問題を解決できる1層型 SGT 及び積層型 SGT について述べ、 それを実現するために提案した本論文での新技術の概要を述べる。

1 層型 SGT に関しては第3章でコスト削減に最も効果のあるパターン面積の縮小のための最適設計法を提案した。

積層型に関しては低コスト化のみならず高速化、低電力化に適した方式を提案した。

低コスト化に関しては始めに第4章で積層型SGTによるNAND/NAND組み合わせ 回路を提案した。次に第5章ではこれを更に低コスト化可能な階層積層型SGTによるNA ND/NAND組み合わせ回路を提案した。第6章では組み合わせ回路同様に重要な情報記憶 用のフリップフロップ回路(FF)の積層化について提案した。FFは組み合わせ回路の横 に配置されることを前提とした。次の第7章では更なる低コスト化のために前述したFFを 1個のメモリ素子で実現し、それを組み合わせ回路上に積層する方式を提案した。

低電力化に関しては第8章で、低電圧動作が可能な積層型CMOS回路を新たに提案し、 高速化に関しては第9.2章でSGTを構成するシリコン柱の中で並列処理を実現できる方 式を提案した。

従来のムーアの法則を延命させる新たな論理LSIの候補として本論文で提案したSGT を Fe-FET とBiCS技術と組み合わせた積層型論理LSI方式は現在のみならず将来に わたって極めて有望である。

目次

1-1. 論文の背景・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
2. 論理LSIの低コスト化、高速化、低電力化設計法・・・・・・12~16
2-1. 積層化による低コスト化と高速化・・・・・・・・・・・・・・・・・・・・12 2-2. 本論文で提案する積層型論理LSIでの具体的な新技術・・・・・・・・14
3.1層型 SGT を用いた基本論理回路によるパターン面積縮小効果・低コス
ト化・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・17~27
 3-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
4. 積層型SGTを用いた NAND・NAND 組み合せ回路・・・・・28~46
4. 積層型SGTを用いたNAND・NAND組み合せ回路・・・・28~46 4-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
 4. 積層型SGTを用いた NAND・NAND 組み合せ回路・・・・28~46 4-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

5 - 6.	結論・	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	6	1	_
--------	-----	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

6. 積層型 SGT を用いた Fe-FET 順序回路・・・・・・・・・・63~75
 6-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
7. 積層型 SGT を用いた組合せ回路とその評価結果用メモリを積層した順序
回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・76~87
 7-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
8. SGT を用いた積層型 CMOS NAND/NOR 回路・・・・・・・88~93
 8-1.序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
9.SGTを用いた積層型論理回路の高速化及び高機能化・・・・・94~107
 9-1. 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
10.結論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・108~113
10-1. 結論の要約・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・108 10-2. 将来の展望・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
謝辞・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・114

研究業績:発表論文、口頭発表、新聞発表、解説記事、受賞・・・・115~117

1. 序論

1-1. 論文の背景

LSI は過去ムーアの法則にしたがって平面型トランジスタの微細化が進み、大容量化、低 コスト化、高速化、低消費電力化が着実に進められてきた。その結果ロジック LSI の代表 である MPU (Micro Processor Unit) では10億個以上の平面型トランジスタを用いた GH z 動作が実現され、メモリ LSI の中で最も大容量化が進んだ平面型トランジスタを用いた NAND 型フラッシュメモリでは64Gbit まで大容量化が進められている[1]。しかしながら この平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いてい る。

現在の LSI ではシリコン基板の表面に平面上にトランジスタが形成されるいわゆる平面 型トランジスタを基本単位として、それを複数個シリコン基板上に配列して異なる平面型ト ランジスタの間を配線で接続する構成を用いている。LSI で複雑な機能を実現するためには 多数の平面型トランジスタが必要になる。図 1-1 に平面型トランジスタの構造を示す。シリ コン基板(後述する方式との関係でシリコン柱とも呼ぶ)の上にゲート絶縁膜を介してゲー トが横方向に走る構成を用いている。電流はドレインからソースに横方向に流れる。

LSI では過去ムーアの法則に従い着実に平面型トランジスタ数が 18 カ月(1世代)で2 倍に増加し、現在数十億個の平面型トランジスタが集積されている[2]。平面型トランジス タの面積が大きいとその LSI は非常に大きくなり動作性能と製造コスト的に現実的な LSI は実現できない。この問題を解決するため、過去平面トランジスタの寸法を1世代で長さ方 向に 0.7 倍に縮小するスケーリング則[3]を用いてきた。スケーリング則によると平面型トラ ンジスタは図1の縦、横、高さ方向に同じ割合(0.7倍)に縮小すると小型化されるだけで なく、高速化、低消費電力化も併せて実現できる特徴がある。すなわち LSI では過去半世 紀近くムーアの法則とスケーリング法則を指導原理として LSI の高集積化(1平方ミリ程度 の小さな LSI の面積に平面型トランジスタ数を増やすこと)、高速化、低消費電力を実現し てきた。





出所:日経エレクトロニクス、2015年4月号、30ページの図30

図1-2. 平面型トランジスタの微細化の推移



Moore's Law Challenges

Credit: Economist, 2016

図1-3. 平面型トランジスタの微細化の鈍化による高集積化、高速化、低消費電力化の鈍化

しかしながら過去 40 年以上続いた平面型トランジスタの微細化もそろそろ限界に近づいている。従来から使われている平面型トランジスタでは、トランジスタの寸法が小さくなり

すぎるとトランジスタの動作を制御できなくなるいわゆるショートチャネル効果が大きく なる問題が起こる。トランジスタの寸法(正確にはゲート長(図1-1参照)と呼ばれる)は 20nm 世代になるとこの効果が顕著になる。それを図1-2に示す。2010年頃まではスケー リング則に従ってトランジスタの微細化が進められたが、それ以降は微細化のスピードが急 激に落ちている状況にある[4]。そのため従来通りのムーアの法則によるトランジスタ数の 増加やスケーリング則によるLSIの高速化や低消費電力化が次第に困難になってきてい る(図1-3)[5]。

この問題を解決するため、ショートチャネル効果に強い3次元型トランジスタが開発され た。その代表例が FinFET[5] [6]や SGT(Surrounding Gate Transistor)[7]である。図 1-4 に FinFET の構造を示す。ショートチャネル効果を抑制するためには電流が流れるシリコ ン柱を出来るだけゲートで囲む構成が適していることが知られている。従来の平面型トラン ジスタでは図1-1にも示したようにシリコン柱の上にゲートが走る構成を用いている為、シ リコン柱は1面のみゲートに接している。それに対して FinFET は3方向がゲートに囲ま れている為、微細なトランジスタでも比較的に容易にショートチャネル効果を抑制できる特 徴がある。この制御性の良さにより平面型トランジスタ以上の高速動作、低消費電力特性を 実現し、パターン面積の縮小にも貢献出来る可能性がある。以上のように色々な特徴がある 3次元型トランジスタの唯一の欠点は製造技術の複雑さにある。このため過去その潜在的に 優れた特性にもかかわらず、製品に使われることは無かった。それが6年前に初めてインテ ルのマイクロプロセッサに使用されることになり[8] [9]、3次元型トランジスタの時代に突 入することになった。今まで問題となっていた製造技術の複雑さも、長年の努力によって克 服され、平面型トランジスタより僅か数パーセント多い製造コストで、実現することが可能 になった。今後3次元型トランジスタの中で最も構造が簡単で製造しやすい FinFET がマ イクロプロセッサ以外の各種システム LSI に使用されていくと予想される。



図 1-4. FinFET の構成

FinFET は、電流はドレインからソース電極に向かって横方向に流れる 3 次元型トランジ スタであるのに対し、電流が縦方向に流れる 3 次元型トランジスタが SGT である[7] [10]。 図 1-2 に SGT の構造を示す。チャネルになるシリコン柱を 4 方向から囲む形でゲート電極 が形成されるため、FinFET 以上にゲート電極によるチャネルの制御が容易になる特徴があ る。また FinFET 同様に平面型トランジスタと比較してパターン面積を縮小できる特徴が ある。SGT は以上のような特徴があるもののその製造技術は FinFET 以上に困難であるた め、現時点までに後述する 3D フラッシュメモリや DRAM 以外の論理 LSI には使われてい ない。そのため SGT に関する研究もトランジスタ単体レベルやDR AM等のメモリ[11][12] レベルに止まっているのが現状である。今後の SGT の製造技術の進展に合わせたその論理 LSI での回路設計関連の研究が強く望まれている。



図 1-5. SGT の構成

今までに述べた 3 次元型トランジスタの導入によりトランジスタの微細化は延命される が、トランジスタの寸法が 10nm 程度に更に微細化されると、3 次元型トランジスタでもシ ョートチャネル効果の抑制は困難になる。また前述したように LSI はトランジスタと配線 から構成されているが、以上のようなトランジスタ構造の改良は配線の微細化に関する問題 を改善することが出来ない。配線の微細化は主に配線の微細加工技術の進展に依存するが、 その基本となるリソグラフィ技術が限界に達しつつあり、今後の配線の更なる微細化が困難 になっている。つまり、トランジスタ構造と配線構造の両面で、現在の主流であるいわゆる 平面型論理回路は微細化の限界に達している。

この問題を解決するため電流が縦方向に流れるため直列に接続しやすい特徴がある SGT を縦方向に積層することにより大容量化をする提案が NAND フラッシュメモリで過去なさ れた[13]。当初提案された積層型 NAND フラッシュメモリでは、1 層ずつ独立したプロセ スでメモリセルを製造する方式になっていたため、積層することにより大容量化できる半面、 1 ビット当たりのコストであるビットコストは安くならなかった(図 1-6 (A))。その問題 を解決するために提案されたのが多段積層縦型トランジスタ構造である[14] (図1-6(B))。 これはゲート電極とゲート電極間の層間絶縁膜の積層をひとつの製造工程のセットとして、 このセットを積層する層数だけ繰り返した後に、一括して基板の一番下までトレンチを形成 し、積層数分だけまとめて同一の工程でメモリセルを形成する製造技術である。多段積層縦 型トランジスタ構造を導入することにより、積層することにより大容量化できるだけでなく、 ビットコストを積層しない1層構造と比較して大幅に低減することが初めて可能になった。 この製造工程は別名 BiCS 方式とも呼ばれている。



積層型フラッシュメモリの製造方法

図 1-6. 積層型フラッシュメモリの製造方法 (a)初期の方式、(b)BiCS 方式



図 1-7. BiCS 方式の 3 D NAND フラッシュメモリの構成



Bit Density Trend(3b/cell 3D Flash Memory)

図 1-8. NAND 型フラッシュメモリの大容量化の推移

この多段積層縦型トランジスタ構造はその後現在最も大容量化されている NAND 型フラ ッシュメモリで本格的に導入された[15]-[17]。その BiCS 方式での基本構成を図 1-7 に示す。 32~48 層積層した積層型 NAND フラッシュメモリが開発され、東芝、サムスン、 Intel/Micron が開発、製品化を進めている。図 1-8 にその大容量化の推移を示す。2013 年 度までは 1 層型だった NAND フラッシュメモリはその後 3 D の積層構造に移行し、その後 積層数が 2018 年現在 96 層まで増加し、記憶容量も 512Gb に達している。その大容量化は 1 年で 1.5 倍、3 年で 3.4 倍とムーアの法則(3 年で 4 倍)に近い速度で進展している。

つまり NAND 型フラッシュメモリは、多段積層縦型トランジスタ構造(BiCS 構造)を 用いると積層数を増やすとともに大容量化されるだけでなくビットコストも安くなり低コ スト化できる特徴がある。つまり大容量メモリはムーアの法則による平面型トランジスタの 微細化が限界に達した後も、多段積層縦型トランジスタ構造(BiCS 構造)を用いて積層化 を進めることにより、従来同様大容量化、低コスト化が実現できる可能性が高い。今後製造 技術等の進展により、数年単位で積層数を倍増させ、その結果従来同様に大容量化、低コス ト化が推進できる可能性が高い。

それに対し大容量メモリと比較して複雑な回路構成を平面型トランジスタと配線で形成

している現在の論理 LSI では、トランジスタの微細化の限界後の大容量化、低コスト化、 高速化を推進できる有力な候補はまだ提案されていない。前述したように平面型トランジス タを3次元化した FinFET、SGT 等では、平面型トランジスタよりは論理 LSI を大容量化、 低コスト化、高速化できる可能性があるが、今後長期にわたってそれを実現することは困難 である。そこで今後も継続して論理 LSI の大容量化、低コスト化、高速化を実現する新方 式の提案が現在強く望まれている。

この目標を実現するためには縦方向に電流が流れるために大容量化に適してる SGT 構造 と、低コストが実現できる BiCS 方式は非常に有効である。それに対して前述した 3 D NAND フラッシュメモリで用いられていたフローティングゲート型トランジスタは非常に 書き込み等の動作速度が遅く論理 LSI には適していない。そこで本論文ではフローティン グゲート型トランジスタの代わりに更に高速動作に適したトランジスタ構造を調査した。そ れをまとめて図 1-9 に示す。図 1-9 には比較のためにフローティングゲート型トランジスタ を一番左に示してある。

高速動作に適したトランジスタの第一の候補は真中に示す Fe-FET である。これはゲート 絶縁膜に強誘電体を用いた強誘電体トランジスタのことであり1990年代に新しく提案 された[18]。提案されて以来将来の高速なメモリや論理 LSI 実現のための候補として多数の 研究が継続的に行われている。トランジスタレベルの試作評価は十分に行われており直ぐに 製品化できるレベルに達している。ゲート電極に外から電圧を印加して強誘電体の電気分極 の向きを変えることによりトランジスタのオン/オフを制御できる。オン時のドレイン電流 が大きくフラッシュメモリより高速動作が期待できる特徴がある。また電源を切っても電気 分極の向きが保存されるため、不揮発性メモリ、不揮発性トランジスタとして使用できる。 以上のように Fe-FET は高速動作が可能なだけでなく現在製品化できるレベルの技術的な 完成度に達している為、本論文では高速動作の候補として採用した。



図 1-9. 高速化に適したトランジスタ構造の候補

高速動作に適したトランジスタの第二の候補は図中で右に示すスピントランジスタで ある。スピントランジスタの通常のトランジスタとの最大の違いはスピンを有する磁性体を 導入した点である。磁気的にスピンの方向が固定された固定層とスピンの方向が磁気的に固 定化されておらず向きが可変である自由層の二つにそのスピンの方向の違いによりトラン ジスタの特性(抵抗)が異なる特徴がある。情報を記憶するのにドレイン電極を用いる方法 と基板部分を用いる方式の2種類がある。動作速度はフラッシュメモリより原理的に早く高 速動作に適している。この方式は2004年に初めて提案されたが[19][20]、トランジスタ構 造を実際に制作するのが困難であり、まだシミュレーションレベルでドレイン電流の特性が 求められるレベルに留まっている。そのため本論文では高速動作の候補としては採用しなか った。

1-2. 論文の目的



以下本論文の目的について述べる(図 1-10)。

図 1-10. 本論文の目的を示した図

1 層構造の SGT は前述したように従来のムーアの法則やスケーリング則を延命させる有 力な候補であるが、その製造技術の困難さによりまだ製品化に至っていない。そのため研究 もトランジスタ単体レベルやDRAM等のメモリ[11][12]レベルに止まっているのが現状で あり、今後の SGT の製造技術の進展に合わせたその論理 LSI での回路設計関連の研究が強 く望まれている。そこで本論文では、1 層構造の SGT を用いた論理LSIのパターン面積 可能な最適設計法の提案を第一の目的とする。

前述したように1層構造のSGTではムーアの法則を延命させるのには限界がある。そこ

でムーアの法則を延命させることの出来る低コストで高速、低電力な次世代の論理LSIを 実現することを第二の目的とする。

1-3. 論文の構成



本論文の具体的な構成を図 1-11 に示す。

図 1-11. 本論文の構成

本論文の主な目的は前述したように低コスト、高速、低電力なSGTを用いた論理LSI の実現である(第1章)。

第2章では従来方式の問題点の抽出とその解決策の方向付けを行う。まずムーアの法則を 延命させるために最も重要な低コスト化のために、1 層型、積層型両方式での検討を行う。 1 層型に関してはコスト削減に最も効果のあるパターン面積の縮小のための最適設計法を 提案する(第3章)。

積層型に関しては低コスト化のみならず高速化、低電力化に適した方式を提案する。 低コスト化に関しては始めに第4章で積層型SGTによるNAND/NAND組み合わせ 回路を提案する。次に第5章ではこれを更に低コスト化可能な階層積層型SGTによるNA ND/NAND組み合わせ回路を提案する。第6章では組み合わせ回路同様に重要な情報記憶 用のフリップフロップ回路(FF)の積層化について提案する。第6章ではFFは組み合わ せ回路の横に配置されることを前提としている。次の第7章では更なる低コスト化のために 前述したFFを1個のメモリ素子で実現し、それを組み合わせ回路上に積層する方式を提案 する。また第9.4章ではSGTを構成するシリコン柱の数を低減する方式も検討する。

高速化に関してはまず第 9.2 章でSGTを構成するシリコン柱の中で並列処理を実現で きる方式を提案する。次に第 9.3 章で出力が横方向に出る横NAND 方式を提案する。

最後に低電力化に関しては第8章で、低電圧動作が可能な積層型CMOS回路を新たに提案する。

最後に第10章で結果の要約と今後の課題と展望について述べる。

第1章の参考文献

- [1] M. Sako et al," A Low-Power 64Gb MLC NAND-Flash Memory in 15nm CMOS Technology", ISSCC Dig. Tech. Papers, 2015.
- [2]渡辺重佳、廣島佑、横田智弘、玉井翔人、佐藤匠、"ムーアの法則以降の新しい半導体メモリとトランジスタの技術動向"、湘南工科大学紀要、Vol.50, no.1, pp.39-47, 2016.
- [3] Dennard, Robert H., Gaensslen, Fritz, Yu, Hwa-Nien, Rideout, Leo, Bassous, and Ernest LeBlanc, Andre, "Design of ion-implanted MOSFET's with very small physical dimensions", IEEE Journal of Solid State Circuits. SC-9, No.5, 1974.
- [4] 日経エレクトロニクス 2015 年 4 月号
- [5] D. Hisamoto et al., "FinFET a self-aligned double gate MOSFET scarable beyond 20nm," IEEE Trans. Electron Devices, vol.47, no.12, pp.2320-2325, 2000.
- [6] S. Davnaraju et. al., "A 22nm IA multi-CPU and GPU system on chip", ISSCC Dig. Tech. Papers, 2012.
- [7] H. Takato et al., "Impact of SGT for ultra high density LSIs", IEEE Trans. Electron Devices, vol. 38, pp. 573 - 578, 1991
- [8]D.Bhattacharya and N. Jha, "FinFETs: from devices to archi-tectures, Advanced Electronics, vol.2014, 365689, 2014.
- [9] S. Davnaraju et. al., "A 22nm IA multi-CPU and GPU system on chip", ISSCC Dig. Tech. Papers, 2012.
- [10] N. Nitayama et al., "Multi-pillar surrounding gate transistor (M-SGT) for compact and high-speed circuits," IEEE Trans. Electron Devices, Volume: 38, Issue: 3 (1991) 579-583
- [11] K. Sunouchi et al., "A surrounding gate transistor (SGT) cell for 64/256Mbit DRAMs", IEDM Tech. Dig., pp.23-26, 1989.
- [12]S. Watanabe et al., "A novel circuit technology with surrounding gate transistors (SGTs) for ultra high density DRAMs", IEEE J. Solid-State Circuits, vol.30, no.9, pp.960-95-1995.
- [13]T. Endoh et. al., "Novel Ultrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor (S-SGT) Structured Cell", IEEE Trans. Electron Devices, vol.50, no.4, pp.945-951, 2003.
- [14] H. Tanaka et al., "Bit Cost scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory", Symp.on VLSI Technology, 2007.

- [15] R. Katsumata et al., "Pipe-shaped BiCS flash memory with 16 stacked layers and multi-level-cell operation for ultra high density storage devices", Symp .on VLSI Technology, pp.136-137, 2009.
- [16] J. Jang et al., "Vertical cell array using TCAT(Terabit Cell Array Transistor) technology for ultra high density NAND flash memory", Symp.on VLSI Technology, pp.192-193, 2009.
- [17] J-W. Im, W-P. Jeong, D-H. Kim, S-W. Nam, D-K. Shim, M-H. Choi, H-J. Yoon, D-H. Kim, Y-S. Kim, H-W. Park, D-H. Kwak, S-W. Park, S-M. Yoon, W-G. Hahn, J-H. Ryu, S-W. Shim, K-T. Kang, S-H. Choi, J-D. Ihm, Y-S. Min, I-M. Kim, D-S. Lee, J-H. Cho, O-S. Kwon, J-S. Lee, M-S. Kim, S-H. Joo, J-H. Jang, S-W. Hwang, D-S. Byeon, H-J. Yang, K-T. Park, K-H. Kyung, J-H. Choi, "A 128Gb 3b/cell V-NAND Flash Memory with 1Gb/s I/O Rate2," ISSCC Dig. Tech. Papers. 2015.
- [18]J.F.スコット、"強誘田体メモリ"、Springer 2003.
- [19] S. Sugahara and M. Tanaka, J.Appl. phys. vol.97, no.10, pp. 10D503/1- 10D503/3, 2005.
- [20] S. Sugahara and M. Tanaka, Appl. phys.Let. vol.84, no.13, pp.2307-2309, 2004.

2. 論理LSIの低コスト化、高速化、低電力化設計法

2-1. 積層化による低コスト化と高速化

前述したように本論文ではムーアの法則を延命させることの出来る低コストで高速、低電 力な次世代の論理LSIを実現することを第二の目的としている。それを実現するため、本 論文では、3D NANDフラッシュメモリで採用されているパターン面積の縮小に適した SGT構造とその積層化を低コスストで実現できるBiCSを組み合わせ、それに低速動作 のフラッシュメモリの代わりに高速動作が期待できる Fe-FET を適用することで提案する (図 2-1)。



図 2-1. 本論文で提案する低コスト、高速論理LSIの実現方法

SGT, BiCS技術以外に本論文で新たに使用する Fe-FET に関して以下に述べる。 Fe-FET には強誘電体材料が必要不可欠になる。当初その材料としては昔から強誘電体材料 として良く知られていたPZTやBSTが使われてきた。これらの強誘電体材料は比誘電率 は 100 以上と非常に大きいものの薄膜化が困難である欠点があった。そのため平面構造の Fe-FET には適していたものの、SGT構造の Fe-FET ではトランジスタ面積が縮小出来ず 使用できないと考えられていた。近年 CMOS トランジスタの高誘電体膜の製造法を工夫す ることにより非常に薄い強誘電体薄膜を実現できる技術が発見され[1],この致命的な問題点 が解決されつつある。HfO2系の強誘電体を用いることにより強誘電体薄膜の 10nm 以下の 薄膜化が初めて可能になった。しかも HfO2 は元来CMOS トランジスタのゲート絶縁膜と して開発された材料を元にして開発されている為、論理LSIで使われるいわゆるCMOS プロセスとの親和性も極めて高い。

そのため最近 Fe-FET を用いた積層型SGTが初めて試作されるレベルまで達した(図 2・2)[2]。60nm という比較的微細なデザインルールで、9.5nm と非常に薄い HfO2 膜を使 用している。3層と積層数はまだ大きくないが6Vでの書き込み等の実験結果もあり、HfO2 膜を使用した積層型SGTが将来の低コスト論理LSIとして極めて有望であることが分 かる。また HfO2 膜を用いた Fe-FET では 200 cm 2/vs と通常のゲート酸化膜の通常のMO SFET に近い移動度が実現されており[1] 高速動作も期待できる。



図 2-2. HfO2 系の強誘電体膜を用いた積層型SGTの試作例



図 2-3. 本論文でのフローティングゲートから強誘電体 HfO2 膜への置き換え



図 2-4. 本論文の積層型論理LSI実現方法

以上の検討の結果、3D NANDフラッシュメモリで採用されているパターン面積の縮小に適したSGT構造とその積層化を低コスストで実現できるBiCSを組み合わせ、それに低速動作のフラッシュメモリの代わりに高速動作が期待できる Fe-FET を適用することで低コストで高速な積層型論理LSIが実現できると期待できる。本論文では図2-3、図2-4に示すように3D NANDフラッシュメモリで使われているフォローティングゲートもしくはチャージトラップ型ゲート絶縁膜を HfO2 膜等の薄膜化可能な強誘電体膜に代替する事を提案する。

2-2.本論文で提案する積層型論理LSIでの具体的な新技術

図 2-5 に本論文で提案する具体的な新技術を示す。

第4章では積層型SGTによるNAND/NAND組み合わせ回路を提案する[5]。これは 図のように3DフラッシュメモリのようにSGT型の Fe-FET が縦方向に積層された構造 になっており、論理LSIの中で重要な要素である組み合わせ回路を実現できる。図に示す 積層構造を2個組み合わせることにより(1個目の出力を2個目のゲートに入力する)積和 で表わされる任意の組み合わせ回路を実現できる。負荷回路は簡単化のためダイナミック回 路方式を仮定している。 第5章ではこれを更に低コスト化可能な階層積層型SGTによるNAND/NAND組み 合わせ回路を提案する[6]。独立の動作する積層型論理回路を縦方向に積層することにより 第4章の方式以上の低コストが実現できる。

第6章では組み合わせ回路同様に重要な情報記憶用のフリップフロップ回路(FF)の積 層化について提案する[7]。FFは組み合わせ回路の横に配置されることを前提としている。 4個のNANDを用いたFFを4個のシリコン柱を用いた積層型回路で実現している。これ を第4章の組み合わせ回路と合せる事により論理LSIの基本的な構成要素である順序回 路を初めて実現できる。

第7章では更なる低コスト化のために前述したFFをFe-FETで構成した1個のメモリ素 子で実現し、それを組み合わせ回路上に積層する方式を提案する[8]。

第8章ではダイナミック回路よりも低電圧で低消費電力特性が期待できる積層型CMO S回路を提案する[9]。

第9章では積層構造での高速化に関する提案を行う。第9.2章ではLSIでの高速化のための最も有力な設計手法である並列処理を同じシリコン柱内で行える実現できる方式を提案する。第9.3章では低コスト化の積層数の増加とNAND方式を両立出来る新たな提案である信号が横方向に走る横NAND方式を提案する。



第9-2章:同ーシリコン柱での並列処理

図 2-5. 本論文で提案する新技術

 E. Yurchuk et al., "Impact of Scaling on the Perfomance of HfO2 Based Ferroelectric Fileld Effect Transistors", IEEE Trans. Electron Devices, vol. 61, pp. 3699 - 3706, (2014).

[2] K. Florent et al., "Demonstration of vertically stacked ferroelectric AL doped HfO₂ devices for NAND applications", Symp .on VLSI Technology, (2017).

[3]T. Yokota and S. Watanabe, "Analysis of pattern area reduction for logic circuit and system LSI with SGT," Contemporary Engineering Sciences, vol.8, no.13, pp.589-601, 2015.

[4] 横田智広、渡辺重佳 "SGTによるシステムLSIのパターン面積縮小効果の検討"電子情報通信 学会 C, Vol.J92-C, No.9, pp.537-539, 2009.

[5]横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電子情報通信学会論文誌 C, vol.J99-C, no.4, pp.150-159, 2016.

[6]横田智広,渡辺重佳, "縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの 提案とそのロジック LSI への適用検討."電気学会論文誌 C, vol.137, no.5, pp.678-686, 2017.

[7]横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET 順序回路の提案." 電子情報通信学会論文誌 C, vol.J99-C, no.7, pp.338-346, 2016.

[8]横田智広,渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた Fe-FET 型組合せ回路とその 評価結果用メモリを積層した不揮発性順序回路の提案."電子情報通信学会論文誌 C, vol.J100-C, no.10, pp.510-518, 2017.

[9]横田智広, 渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた縦型垂直積層トランジスタに よって構成された CMOS NAND/NOR 回路の提案."電子情報通信学会論文誌 C, vol.J100-C, no.4, pp.168-173, 2017.

[10]VLSI 3DNAND

3.1 層型 SGT を用いた基本論理回路によるパターン面積縮小効

果・低コスト化

3-1. 序論

近年のシステム LSI は、高性能化、多機能化の要求が高まり、チップサイズの増大という問題がある。これは、従来の平面構造ではトランジスタを微細化する技術がショートチャネル効果のため限界に達し[1]、これ以上トランジスタを微細化することが難しくなっているためである。これらの平面型トランジスタを用いたシステム LSI の問題点を打破するため、3 次元型構造のトランジスタである SGT(Surround Gate Transistor)[2]が提案されている。SGTではゲートがシリコン柱を取り囲むようになっており、4 側面をチャネル幅に利用できるので、平面型と比較して SGT はショートチャネル効果を抑制でき、パターン面積を縮小できる効果がある。SGT に関しては以前トランジスタ単体レベルでの研究は行われているが[3]、DRAM等のメモリ[4][5]以外には、システムLSI への適用検討はほとんど行われていない。

本章では1層型 SGT を用いてインバータ、NAND 回路の基本論理回路のパターン設計を 行いパターン面積のトランジスタ配置方向依存性に関して詳細に検討した。更に3種類のフ ルアダー回路、フリップフロップ、マルチプレクサ等の論理回路を1階層 SGT でパターン 設計し、パターン面積の平面型に対する縮小効果を比較した。

3-2.1 層型 SGT の構成

図3-1に1層型 SGT の構成を示す。SGT はソース、ゲート、ドレインが垂直に配置さ れている。また、ゲートがシリコン柱を取り囲むようになっており、4 側面をチャネル幅に 利用できるので、平面型の場合は大きな占有面積が必要になるのに対して、SGT にした場 合は、面積の縮小が可能になる。また 4 側面がゲート電極によって取り囲まれているためゲ ートによるコントロール性が良く平面型トランジスタと比較して微細化しやすいという特 徴がある。



3-3. 基本論理回路でのパターン面積のトランジスタの配置方向依存性

3-3-1.1 層型 SGT のデザインルール

パターン設計する際に用いたデザインルールを表 3-1 に、その上面図を図 3-2 に示す。F はデザインルールを示している。SGTではソースとドレインが垂直方向に形成されるため、 独自のパターン設計法とデザインルールが必要になる。チャネル幅は 8F を中心として最大 16F で検討した。平面型とSGTでは同じチャネル幅、同じゲート長、同じ印加電圧では、 ドレイン電流が同じになると仮定した。また、SGT に関しては、設計する際の配置を縦型 と横型で比較した。縦型ではトランジスタを縦方向に並べて配置するのに対し、横型ではト ランジスタを横方向に並べて配置する。



表 3-1. デザインルール

	Planar	SGT
gate length	F	F
gate to contact	0.5F	0.5F
nMOS to pMOS	3F	3F
wiring to wiring	F	F
contact size	F*F	F*F
silicon pillar size		2F*2F
deep contact size		F*F

図 3-2 1 層型 SGT の上面図

3-3-2. 基本論理回路でのパターン面積のトランジスタの配置方向依存性

3-3-1のデザインルールを用いて、インバータ、2入力、3入力、4入力NAND回路のパターン設計を行った。図 3-3 にチャネル幅が 8F の時のインバータのパターンのレイアウト図を示す。平面型と比較して SGT を用いた場合縦型では 60%、横型では 65%のパターン面積で設計できる。横型の方がパターン面積が大きいのはトランジスタが横方向に配置されているため、NMOSとPMOSの分離部分に無駄面積が生じているためである。



図 3-3 チャネル幅 8 F のインバータのパターン図, (A) 平面型, (B)1 層型 SGT(vertical)、 (C)SGT(horizontal).



図 3-4 チャネル幅 8 F の 4 入力 NAND パターン図, (A)平面型, (B)1 層型 SGT(vertical)、 (C)1 層型 SGT(horizontal)

図 3-4 にチャネル幅が 8F の時の 4 入力NAND 回路のパターンのレイアウト図を示す。 平面型と比較して SGT を用いた場合縦型では 92%、横型では 65%のパターン面積で設計 できる。インバータの場合と異なり、縦型の方がパターン面積が大きいのは、NMOS と P MOSを複数本数の配線で接続する面積が大きくなるためである。この傾向は 2 入力NAN D,3入力のNAND回路でも同様である。

次に色々なチャネル幅のインバータ、NAND 回路のパターンレイアウトを行い、平面型 に対するパターン面積の縮小効果を比較した。そのインバータ、2 入力 NAND 回路、4 入 力の NAND 回路での評価結果を図 3-5 に示す。



図 3-5. 1 層型 SGT(縦型)と1 層型 SGT(横型)のパターン面積削減率,、(A)インバータ (B)2 入力 NAND、(C)4 入力 NAND

図3-5でも示したように入力数が1と少ないインバータで最もチャネル幅が小さい回路だけ、配線部分の面積の増加分より NMOS と PMOS の分離部分の面積の減少分が大きいため縦置の方がパターン面積が小さくなっている。他の場合は常に横置の方がパターン面積が小さくなる。またこの傾向はチャネル幅が小さい方が大きくなる。

3-3-3.フリップフロップ、マルチプレクサおよび 1 ビットフルアダーでのパターン 面積の削減効果

次に代表的な論理回路であるフリップフロップ、マルチプレクサ、全加算器(3種類)で 平面型と1層型 SGT(横型)のレイアウト設計を行い、パターン面積を比較した。SGTで 横型を用いたのは 3-3-2 で述べたように複雑な回路では横型の方がパターン面積の縮小 を期待できるからである。フリップフロップ(図 3-6)、マルチプレクサ(図 3-7)、2入力 NAND/NOR とインバータを用いた全加算器(図 3-8)、3,4入力 NAND/NOR とインバ ータを用いた全加算器(図 3-9)、複合型ゲートを用いた回路図(図 3-10)の平面型、SGT 型(横型)でのパターンレイアウト図を各図に示す。トランジスタのチャネル幅には最小の 8Fを用いた。表 3-2 にパターン面積の縮小効果等をまとめた。



図 3-6. フリップフロップ (A)回路図 (B)平面型パターン図, (C)1 層型 SGT(horizontal)のパターン図.





平面型の86%にパターン面積が縮小





(B)

図 3-7. マルチプレクサ (A)回路図、 (B)平面型、(C)1 層型 SGT(horizontal)のパターン図.



(B)



平面型の 69%にパター ン面積が縮小





図 3-8. 2入力 NAND/NOR とインバータを用いた全加算器 (A)回路図、(B)平面型、(C)1 層 型 SGT(horizontal)のパターン図.





(A) 平面型の 72%にパターン面積が縮小



(B) (C)
 図 3-9. 3,4入力 NAND/NOR とインバータを用いた全加算器(A)回路図、
 (B)平面型パターン図,(C)1 層型 SGT(horizontal)のパターン図.





平面型の 77%に パターン面積が縮小



			reductoin rate(9	(0)	
	No. of input	ration of wiring (%)	vertical length	horizontal length	pattern area
flip flop	1	40	68	94	65
multiplexer	—	54	68	127	86
full adder (2-input NAND)	1.5	32	63	109	69
full adder(composite)	2	24	64	113	72
full adder(3-, 4-input NAND)	2.3	42	71	108	77

表 3-2.論理回路のパターン面積の縮小率

表 3・2 で平均入力数は一つの論理ゲートの平均的なゲート入力数 (マルチプレクサはソース・ドレインに入力信号が入るので除外した)、配線の比率は回路内での配線の占める面積比率を示している。いずれの回路でもパターン面積は 65~86%と SGT の導入により大幅に縮小できている(フリップフロップでは 65%、マルチプレクサでは 86%、2入力 NAND/NOR とインバータを用いた全加算器では 69%、3,4入力 NAND/NOR とインバータを用いた全加算器では 77%、複合型ゲートを用いた全加算器では 72%)。また1 層型SGT 導入により、トランジスタのチャネル幅方向にあたる縦幅は大幅に縮小されるが (63~71%)、横幅は若干増加する傾向にある。

そこで縦幅と横幅の縮小率を詳細に調べた。縦幅の縮小率と配線の比率の関係を図 3-11 に示す。回路への入力数が定義できないマルチプレクサ以外のゲートに入力が入る同じ種類 の回路で構成された論理回路では、配線の比率と縦幅の縮小率は強い相関がある(63~ 71%)。配線の比率が大きいほど縦幅の縮小率は小さい。これは1階層型 SGT ではトラン ジスタ部分の面積のみを低率減でき配線部分の面積を縮尺出来ないためである。パターン全 体を配線で占めている場合は縮小率はゼロになり、配線の割合がゼロのトランジスタのみパ ターンでは縦幅は SGT 導入により約 50%に縮小される。



図 3-11. 縦幅の縮小率と配線比率の関係

次に横幅の縮小率と平均入力数の関係を図 3-12 に示す。回路への入力数が定義できない マルチプレクサを含めて考えても、横幅は平均入力数によらずほぼ10%程度増加した値に なる。この傾向は多入力の NAND 回路を使用している場合に顕著になっている。これは1 階層型の SGT の導入によってパターン面積が縮小されるのはトランジスタのチャネル部分 のみでありソースドレインが存在する横方向の縮小には寄与しないためだと考えられる



図 3-12. 横幅の縮小率と平均入力数の関係

3-4. 結論

本章ではインバータ、NAND 回路の基本論理回路に関して、1 層型 SGT 導入によるパタ ーン面積縮小効率に関して詳細に検討した。

その結果チャネル幅の小さいインバータ以外の基本論理回路ではトランジスタを横方向 に配置した方がパターン面積の縮小効果が大きくなることが分かった。

また新たにフリップフロップやマルチプレクサ、全加算器等の基本論理回路を横型の 1 層型SGTでパターン設計し、1層型SGT導入によるパターン面積の縮小効果を解析した。 その結果検討に用いたいずれの回路でもパターン面積は平面型の 65~86%と SGT の導入 により大幅に縮小できている。特にパターンの縦幅は 63~71%と大きく縮小しており、そ の縮小率は配線の面積比率に強く依存する(配線の比率が0%の場合には 50%に縮小でき る)。横幅は回路への入力数等によらず約 10%程度増加することが分かった。以上の結果よ り1層型 SGT は平面型トランジスタのパターン面積を縮小する技術として極めて有望であ ることが分かった。

LSI ではパターン面積は製造コストと比例関係にある。そのため1階層型 SGT の導入により製造コストもパターン面積と同様に低減(65~86%)できると期待できる。

また1階層型 SGT では従来の平面型と比較してゲート構造以外の構成は同一である。そ のため同一チャネル幅では同一のドレイン電流が流れるため動作速度はほぼ同じになる。ま た浮遊容量もドレインの接合容量が1階層型 SGT の方が若干小さくなる以外はほぼ同一で あるため、消費電力もほぼ同じになる。そのため1階層型 SGT を用いた論理 LSI ではデザ インルールが同じ場合、従来の平面型の場合と比較して動作速度と消費電力を犠牲にするこ となく製造コスト(正確にはパターン面積)を 65%~86%に低減できる効果がることが分か った。

第3章の参考文献

- [1] 渡辺重佳,横田智広,玉井翔人,佐藤匠,"ムーアの法則以降の新しい半導体メモリとトランジスタの技術 動向"湘南工科大学紀要 vol.50, no.1, pp.39-47, 2016.
- [2] H. Takato et al., "Impact of SGT for ultra high density LSIs", IEEE Trans. Electron Devices, vol. 38, pp. 573 - 578, 1991
- [3] N. Nitayama et al., "Multi-pillar surrounding gate transistor (M-SGT) for compact and high-speed circuits," IEEE Trans. Electron Devices, Volume: 38, Issue: 3, 579-583, 1991.
- [4] K. Sunouchi et al., "A surrounding gate transistor (SGT) cell for 64/256Mbit DRAMs", IEDM Tech. Dig., pp.23-26, 1989.
- [5]S. Watanabe et al., "A novel circuit technology with surrounding gate transistors (SGTs) for ultra high density DRAMs", IEEE J. Solid-State Circuits, vol.30, no.9, pp.960-95-1995.

[6]横田智広、渡辺重佳 "SGTによるシステムLSIのパターン面積縮小効果の検討"電子情報通信 学会 C, Vol.J92-C, No.9, pp.537-539, 2009.

4. 積層型SGTを用いた NAND・NAND 組み合せ回路

4-1. 序論

第3章では1層型SGTを基本論理回路に適用すると[1]、平面型と比較して高速動作や低 消費電力特性を犠牲にすることなく、パターン面積を大幅に縮小できることが分かった。縮 小効果は最大で50%(典型的な論理回路では65-86%)に達する。この1層型SGTを更 に発展させ、これを縦方向に積層することにより大容量化をする提案がNANDフラッシュ メモリで過去なされた[3]。当初提案された積層型NANDフラッシュメモリでは、1層ずつ 独立したプロセスでメモリセルを製造する方式になっていたため、積層することにより大容 量化できる半面、1ビット当たりのコストであるビットコストは安くならなかった。その問 題を解決するために提案されたのが多段積層縦型トランジスタ構造である[4]。これはゲー ト電極とゲート電極間の層間絶縁膜の積層をひとつの製造工程のセットとして、このセット を積層する層数だけ繰り返した後に、一括して基板の一番下までトレンチを形成し、積層数 分だけまとめて同一の工程でメモリセルを形成する製造技術である。多段積層縦型トランジ スタ構造を導入することにより、積層することにより大容量化できるだけでなく、ビットコ ストを積層しない1層構造と比較して大幅に低減することが初めて可能になった。

	NAND Flash						
Company	Toshiba	Samsung	Intel/Micron				
Number of layer	48	32	32				
Cell type	Charge Type	Charge Trap	Floating Gate				
Shipping of Sample	2015	2014	2015				
Deign rule	-	30~40nm	-				
Bit density	128Gbit	128Gbit	256~384Gbit				
Acsess Speed	10 µ/ s	10 µ s	10 µ/s				

表 4-1 多段積層縦型トランジスタ構造型 NAND フラッシュメモリの比較(2015 年当時の値)

この多段積層縦型トランジスタ構造はその後現在最も大容量化されている NAND 型フラ ッシュメモリで本格的に導入された[5]-[7]。その状況を表 4-1[8]に示す。32~48 層積層し た積層型 NAND フラッシュメモリが開発され、東芝、サムスン、Intel/Micron が開発、製 品化を進めている。多段積層縦型トランジスタ構造を用いると積層数を増やすとともに大容 量化されるだけでなくビットコストも安くなり低コスト化できる特徴がある。つまり大容量 メモリはムーアの法則による平面型トランジスタの微細化が限界に達した後も、多段積層縦 型トランジスタ構造を用いて積層化を進めることにより、従来同様大容量化、低コスト化が 実現できる可能性が高い。今後製造技術等の進展により、数年単位で積層数を倍増させ、そ の結果従来同様に大容量化、低コスト化が推進できる可能性が高い。

それに対し大容量メモリと比較して複雑な回路構成を平面型のトランジスタと配線で形成している現在のロジック LSI では、トランジスタの微細化の限界後の大容量化、低コスト化、高速化を推進できる有力な候補はまだ提案されていない。平面型トランジスタを 3 次元化した FinFET 等では、平面型トランジスタよりはロジック LSI を大容量化、低コスト化、高速化できるが[9]、今後長期にわたってそれを実現することは困難である。そこで今後も継続してロジック LSI の大容量化、低コスト化、高速化を実現する手段として、今後も大容量化、低コスト化が期待できる大容量メモリに適用されている多段積層縦型トランジスタ構造を利用することを検討した。

	FeRAM	MRAM	PRAM
0 01 : ::	OT	OT	OTT (12) 12
Company/University	511	511	SII/nitachi
Number of layer	64	64	64
Cell type	Fe-FET	Spin transistor	chain
Shipping of sample	Reserch phase	Reserch phase	Reserch phase
Design rule	39nm	39nm	39-50nm
Bit density	1Tbit	1Tbit	1Tbit
Access speed	50ns	50ns	50ns

表 4-2	多段積層縦型ト	ランジス	タ構造型 NAND	メモリの比較	(2016 年当時の値)
~ `		· · ·			

まず想定される候補は現在製品化が進められている表 4-1 に示す積層型 NAND フラッシュメモリだが、デバイス構造上高速動作に適していない問題がある。そこで多段積層縦型トランジスタ構造を利用した積層型 NAND メモリで NAND フラッシュメモリ以上に高速化に適した積層型 NAND メモリを抽出した(表 4-2)。積層型 NAND FeRAM[10]-[12]、積層型 NAND MRAM[13]-[16]、chain 構造(NAND 構造に類似した構造) PRAM[17]-[19] がその候補で、いずれも多段積層縦型トランジスタ構造を用いて積層化することにより、大容量化、低コスト化のみならず、高速化も実現できる可能性がある。いずれも積層型 NAND フラッシュメモリと異なり現時点では研究レベルにとどまっているが、既にデバイス・回路方式に関して詳細に検討されている。

これらの積層型 NAND メモリは、メモリセルトランジスタを縦方向に直列に接続したい わゆる NAND 論理の構成をしている。元々NAND 論理実現に適した構成をしているものを 入力信号の工夫によりランダムアクセスが可能な大容量メモリとして使用しているとも解 釈される。この点に着目して本論文では選択的に一部のトランジスタに書き込み動作を行う ことにより、任意の論理を実現することを目標としている。書き込みにより任意の論理構成 を実現するためには読み出し時にメモリセルトランジスタのゲートに印加される電圧によ って大きくドレイン電圧が変化することが望ましい。表 4-2 でそれに最も適しているのは書 き込み時にしきい値電圧が変化する唯一のものである積層型 NAND FeRAM である。メ モリセルを構成する強誘電体トランジスタ Fe-FET (Ferro Electric FET) では、ゲートに 印加する電界の方向でしきい値電圧をプラスとマイナスの電圧に変化させることができる。 それに対して積層型 NAND MRAM と chain 構造 PRAM は、書き込み時に抵抗値(トラ ンジスタのチャネル抵抗を変化させることに対応)を変化させることが出来るが、しきい値 電圧は変化させることは困難である。そこで本論文では Fe-FET を用いたロジック LSI へ の適用を検討した。

具体的な任意の論理の実現手段としては後述する今回新たに提案するアレイ構造の積層型 NAND FeRAM (NAND アレイ)を2組、組み合わせることにより実現する。この構成に より全種類のディジタルな論理が実現できる。この方式により、ムーアの法則(トランジス タの微細化)の限界後も多段積層縦型トランジスタ構造を用いて、積層数を毎年増加させて いくことによりロジック LSI の大容量化、低コスト化、高速化が継続的に実現できる可能 性がある。

本章は以下のように構成されている。第 4-2 章では新たなロジック LSI に対する提案の 元となる多段積層縦型トランジスタ構造を用いた積層型 NAND FeRAM の基本的な構成 について述べる。第 4-3 章では新たに提案する多段積層縦型トランジスタ構造を用いた積層 型 Fe-FET NAND/NAND アレイについて述べる。第 4-4 章ではそのプログラム・読み出 し方式について述べ、第 4-5 章では具体的な積層型 Fe-FET NAND/NAND アレイのパタ ーン面積と製造コストを従来の平面型の 1 層方式と比較し、第 4-6 章をまとめとする。

4-2. 積層型 NAND FeRAM の基本的な構成

図 4-1 に新たに提案する積層型 Fe-FET NAND/NAND アレイを実現するために使用す る積層型 NAND FeRAM の基本構成を示す。これは過去に高速、低コスト不揮発性メモ リを実現するために提案された[10][11]。現在製品化が進められている積層型 NAND フラ ッシュメモリ同様に、縦方向に NAND 構成が作られている(図 4-1 では簡単にするために 4 層積層した場合を示している)。この積層構造を実現するためには、積層型 NAND フラッ シュメモリ同様に多段積層縦型トランジスタ構造を用いている。つまり 4 回 WL 間絶縁膜 と WL 材の積層を繰り返した後一括して基板の底に達するトレンチを形成して 4 層分まと めて1度にトランジスタを形成する。このため積層型 NAND フラッシュメモリ同様に低コ スト(低ビットコスト)が実現される。メモリセルの書き込みは、選択された WL(例えば WL1)と、選択されたデコードされた基板(例えば Vsub1)の間に高電圧(10V)を印加して 行う。どちらが高電圧かによって書き込んだメモリセル(Fe-FET)のしきい値電圧をプ ラスもしくはマイナスにすることができる。読み出し時には、選択した WL にOV、同一 NAND 内の通過メモリセルのゲートには書き込み時の半分程度の電圧を印加して行う。メ モリセルに用いる Fe-FET は高速動作に適している為、積層型 NAND フラッシュメモリ 以上の高速動作が期待できる。4-3章ではこの構造を新たに提案する多段積層縦型トランジ スタ構造を用いた積層型 Fe-FET NAND/NAND アレイに適用した場合について述べる。



図 4-1 積層型 NAND FeRAM の構成, (a) 等価回路図、(b) 上面図、(c) 断面図

4-3. 積層型 Fe-FET NAND/NAND アレイの構成

論理回路では任意の論理は加法標準形で実現できる事が知られている[20]。それを LSI 上 で実現するために提案されたのが PLD で使われている AND/OR アレイである[21]。実際の LSI では AND,OR よりも NAND,NOR 論理の方が実現しやすい。そのためドモルガンの定 理を使って変換された NAND/NAND アレイが実際の LSI で使用される事が多い[22]。



図 4-2 従来の平面型 NAND/NAND アレイの構成

プログラム可能な平面型NAND/NANDアレイの構成を図4-2に示す。4種類の入力A,B,C,D (とその反転信号を含めると合計 8 種類)の入力信号が1段目のNANDアレイ(ANDア レイに対応)に入力される。どの入力を選択するかはプログラム素子の有無で決定される。 そして1段目のNANDアレイ(NANDアレイ1)で実現した積演算の出力が2段目のNAND アレイ(OR アレイに対応)に入力され、その出力から必要な最終的な論理が出力される。 この NAND/NAND アレイは構成が規則的で理解しやすい半面、配線、プログラム素子、 NAND 回路部分で大きなパターン面積が必要になる欠点がある。そのため初期の LSI では 一部商品化されたものの、その後現在のセルライブラリをベースにしたシステム LSI の進 展によりほとんど使用されなくなった。この方式の欠点は配線部とプログラム素子と NAND 回路部が別々に同一平面上に作成されている為、従来の平面型のトランジスタを用




図 4-3 新提案の積層型 Fe-FET NAND/NAND アレイの構成

この欠点を克服するために新たに提案されたのが図 4-3 に示す積層型 Fe-FET

NAND/NAND アレイである。2 種類の NAND アレイのドライバトランジスタ部分は第4-2 章で説明した Fe-FET を用いた積層型 NAND FeRAM で構成されている。8 個の直列接続 された Fe-FET は縦方向に 8 層積層することによって実現される。Fe-FET のゲートには 8 種類の入力信号(8 層に積層されている)が入力される。また Fe-FET のゲート絶縁膜はプ ログラム機能を有している。つまり Fe-FET は通常のトランジスタとして動作するだけでな くプログラム機能も内蔵されている。その結果上から見てわずか1 素子分の面積に配線と Fe-FET を 8 層積層出来る。その結果全てを平面パターン上で実現していた従来の平面型 NAND/NAND アレイと比較して非常に小さな面積に論理回路を実現することができる。し かもその製造には多段積層縦型トランジスタ構造が使用できるため、その製造コストは従来 の平面構造と比較して大幅に低減できる特徴がある(詳細は第4-5章参照)。

この NAND アレイ内には入力信号を用いた任意の論理を実現できる。全ての信号が使用 された場合はその出力は8種類の信号の積の反転信号で表わされる。積層したトランジスタ すべてを使う必要がない場合には、通過ゲートには常に導通させるプログラムを行うことに より実現する。例えば図 4-3 の NAND アレイ 1 の左端の NAND で(ABCD)を実現したい場 合には、ゲートに \overline{A} , \overline{B} , \overline{C} , \overline{D} を入力される合計 4 個の Fe - FET に予めプログラムを行う。ま た図 4-3 に示すようにプリチャージ信号ΦP がゲートの入力される SGT トランジスタを用 いて NAND 論理を実現している。また NAND アレイ1と NAND アレイ2の間の信号の流 れを制御(プログラム時は両者を分離、読み出し時は両者を接続)するため、ゲートに転送 制御信号ΦT が接続される SGT を接続する。NAND アレイ2では NAND アレイ1の出力 を入力信号として必要な論理を演算し出力している。図 4-3 の例では NAND 2 の入力数は NAND1の入力数より少なくなっている。その場合には図 4-3 に示すように入力数の少ない NAND アレイの下段部に通過用の Fe-FET を接続することにより(図 4-3 では 4 個直列接 続し、そのゲートに高電圧 VPP を印加して常に導通状態にする) NAND アレイ1と NAND アレイ2の接続段数を常に同じにする。これは NAND アレイ1と NAND アレイ2を同一 プロセス工程で製造し、出来るだけ製造コストを低減するために必要不可欠である。また NAND アレイ2に書き込みを行う際にはWL1-WL4にNAND アレイ2の外部から電圧を 印加する(詳細は第4-4章で述べる)。

4-4. プログラム・読み出し方式

4-3 章で示したように積層型 Fe-FETNAND/NAND アレイを実現するためには Fe-FET へのプログラム及び消去が必要になる。図 4-4 にプログラムと消去法を示した。初期状態をしきい値電圧が 0.2V とする(E タイプに対応)。この状態で Fe-FET のゲートにロウレベルの 0 V を印加すると Fe-FET はオフ状態になる。これをプログラムする場合には Fe-FET のゲートに高電圧+10V、基板に 0 V を印加して、しきい値電圧-1 V の D タイプを実現する。D タイプの Fe-FET では、ゲート電圧がロウレベルの 0 V でもオン状態になり、論理を実現する場合はいわゆる通過トランジスタとなり論理に無関係に導通状態になる。この状

態から元の E タイプ状態に戻すには、プログラム時と逆の電圧を Fe-FET のゲートと基板 間に印加する消去動作を行う。E タイプ、D タイプのしきい値電圧を以上のように設定する ためには、強誘電体材料の選定が重要になる。







図 4-5 新提案方式のプログラム動作、(a)NAND アレイ1、(b)NAND アレイ2

次に積層型 Fe-FET NAND/NAND アレイのプログラム動作について述べる。図 4-5 (a) に NAND アレイ 1 の左端の NAND 構造で実現される \overline{ABCD} のプログラム法に関して述べる。 プログラム時には図 4-4 で示したようにプログラムする Fe-FET のゲートに高電圧、選択し た NAND 構造の基板に 0 V を印加する必要がある。 \overline{ABCD} をプログラムする場合には、通 過 Fe-FET となるべきゲートに \overline{A} , \overline{B} , \overline{C} , \overline{D} が入力する 4 個の Fe-FET にプログラムするため にそのゲートに高電圧 (+10V) を印加し、選択した NAND 構造の基板に 0 V を印加す る。ゲートに A, B, C, D が入力する 4 個の Fe-FET にはプログラムされないようにゲート に中間電圧 (+5V) を印加する。この動作により同一 NAND 構造内の Fe-FET には同時 にプログラムすることが可能である。本提案ではプログラム時に中間電圧+5 V と書き込み 電圧+10 V を使用しているがこれにより Fe-FET のゲートヒステリループがドリフトする問 題がある。この課題を解決することが今後重要となる。

ー方実現する論理を変更したい場合には今のプログラム動作と逆の電圧を通過 Fe-FET に印加する。プログラム中は NAND 構造と電源電圧 VDD を分離するため Φ P は 0V にする。 またプログラム中に NAND アレイ 1 と NAND アレイ 2 を分離するために Φ T を 0 V にする。

次に図 4-5 (b) に NAND アレイ 2 の中間の NAND 構造で実現される AB+ $\bar{c}\bar{D}$ のプログ ラム法に関して述べる。通過 Fe-FET にプログラムするために WL1 と WL4 に高電圧 (+ 1 0 V) を印加し、選択した NAND の基板には 0 V を印加する。WL2 と WL3 がゲートに 接続されている Fe-FET はプログラムされないように中間電圧 (+5V) を印加する。その 他 Φ P や Φ T の印加電圧は NAND アレイ 1 の書き込み時と同じである。プログラム時に NAND アレイ 1 と NAND アレイ 2 を分離しておけば、両 NAND アレイを同時にプロッグ ラムもしくは消去することができる。あるいは一方をプログラム、残りを消去することも可 能である。

次に積層型 Fe-FET NAND/NAND アレイの読み出し動作について述べる(図 4-6)。図 4-6 (a) に NAND アレイ 1 の左端の NAND 構造で実現される \overline{ABCD} の読み出し法に関して 述べる。あらかじめプリチャージ期間に Φ P=1V として、NAND の出力部分をプリチャー ジしておく。この時 Φ T=0V として NAND アレイ 1 と NAND アレイ 2 は分離しておく。次 にアクティブ時間(評価時間)に NAND アレイ 1 に入力信号を入力する。例えば A=B=C=D=1V の時、あらかじめ \overline{A} , \overline{B} , \overline{C} , \overline{D} が入力する Fe-FET はあらかじめプログラムされ しきい値は-1Vになっている為、ゲート電圧が0Vでも通過 Fe-FET になり電流が流れる。 その結果この NAND は選択され出力から \overline{ABCD} が出力される(出力が0Vになる)。NAND アレイ 1 の残りの NAND 構造でも同様な読み出し動作が行われる。

その後 Φ T=2V として NAND アレイ 1 の出力を NAND アレイ 2 (WL1-WL4) に転送す る。図 4-6 (b) に NAND アレイ 2 の中間の NAND 構造で実現される AB+ \overline{CD} の読み出し 法に関して述べる。NAND アレイ 1 からは WL1=0V, WL2=1V, WL3=1V, WL 4=0V の信号が転送されてくる。WL1 と WL4 が入力する Fe-FET はあらかじめプログ ラムされているので読み出し時に通過 Fe-FET として動作し、最終的にこの NAND 構造か らは AB+ *c̄ D*が入力される(この NAND 構造の 1V になる)。以上の手順により任意の組み 合わせ回路を積層型 Fe-FET NAND/NAND アレイに書き込み、読み出しできる。組み合わ せ回路の論理を変更する場合には、消去、プログラムの順に書き込み動作を行う。



図 4-6 新提案方式の読み出し動作、(a)NAND アレイ1、(b)NAND アレイ2

4-5. 積層型 Fe-FET NAND/NAND アレイのパターン面積と製造コスト

の見積もり

本 4-5 章では LSI の製造コストがパターン面積と工程数に比例し、歩留まりに反比例す ることに着目し[15]、今回提案した積層型 Fe-FET NAND アレイのパターン面積と製造コ スト求め、従来の1層構造で設計、製造した場合と比較した。図 4-7 に今回提案した方式(図 4-7 (b)、図 4-3 に対応)と従来の1層方式(図 4-7 (a)、図 4-2 に対応)のパターン面積 の比較結果を示す。見積もりに当たり、従来の一層型ではプログラム素子は2F*2F=4 F² (F はデザインルール),トランジスタサイズは SGT を仮定して2F*2F=4F2、配線 幅と配線間隔は F, SGT のシリコン柱及びコンタクトサイズは F*F を仮定している。また従 来の一層型ではトランジスタ部分としては NAND 論理のドライバ部分のみを考慮した。図 4-7 で2カ所の NAND ARRAY 部分は図 4-2の配線領域に対応している。一方2カ所の NAND GATES 部分は図 4-2の NAND 回路で実現される論理素子領域に対応している。配 線領域は論理素子領域の 10 倍の面積を占める。図 4-7 で従来の一層型のパターン面積は 32F*48F=1536F²と比較的大きいのに対し、本提案の一例の積層型(図 4-3 の 8 段積層の場 合)では、8F*14F=112F²と約 7.3%に大幅に縮小できることが分かった。これは本提案の 積層型では配線とトランジスタが積層され、プログラム素子がトランジスタと一体化した効 果が大きい。各層のゲート電極形成するマスクは異なる形状のマスクを使用しているため積 層化に伴う NAND Array 端の面積増は考慮する必要はない。(もし各層ごとに異なるゲート 電極形成マスクを使用しない場合には縦の長さが 6F 増加しパターン面積が 20 F /14F=1.43 倍に増加する)。



図 4-7 新提案方式(図 3) と従来の1層方式(図 2)のパターン面積の比較結果、(a)従来方式のパターン、(b)提案方式のパターン



図 4-8 N,M,L を用いた新提案方式と従来の 1 層方式のパターン面積の比較結果、(a)従来方式のパターン、(b)提案方式のパターン

このパターン面積の縮小効果は NAND の積層段数(N とする)や NAND アレイ1内の NAND の数(M とする)、NAND アレイ2内の NAND の数(L とする)に大きく依存する。 図 4-8 に N,M,L をパラメータとしたパターン面積の比較結果を示す。図 4-8 より、パター ンの横幅は平面型では NMF,積層構造では2*(M とLで大きい方の値)Fとなる。ここで M \geq L とすると、両者の比は 2MF/NMF=2/N となる。つまり N が大きいほど積層化による 縮小率が大きい。一方パターンの縦幅は平面型では((2+L)N+8)F,積層構造では 14Fとなる。 両者の比は 14/((2+L)N+8)となり、横幅同様に積層段数 N が大きいほど積層化による縮小率 が大きい。この結果を図 4-9 にまとめた。図 4-9 で L の値は N/8,N/4,N/2,N の場合を見積 もった。比較のために現在の積層型メモリでの面積縮小効果(N 層の場合、平面型に比較し てパターン面積は 1/N になる)を示した。更に今回の提案で実現する論理回路は再構成し ない場合(従来型のプログラム素子やそれに伴う配線部分が不要になるため平面型に比較し てパターン面積は 2/N になる)を合わせて示した。図 4-9 より、本提案で前述した再構成す る場合は積層型メモリ以上の面積縮小効果があった。再構成しない場合でも積層型メモリに 近い、積層メモリの 0.5 倍の面積縮小効果があることが分かった。



図 4-9 新提案方式と1層方式のパターン面積比の積層段数依存性

次に積層化により単位面積当たりの製造コストがどれだけ増加するか見積もった。過去の研 究より以下の(4-1)式で N 層積層化した時の 1 層の時とのコスト比が見積もられる事が知ら れている[16]。

Cost ratio per unit area= $K(1.12+0.04N)/Y^{(1.12+0.04N)}$ (4-1)

(1.12+0.04N)は N 層積層した時の工程数、1.12 のうち1は1層での工程数、0.12 は2層以 上積層するために必要な工程数、0.04 は1層増加するごとに増える工程数に対応している。 また Y は1層の時の歩留まり、K は比例定数を示す。現在製品化が進められている積層型 NAND フラッシュメモリでは 32 層が想定されているが(表 4-1)、その場合は Y=80%で1 ビット当たりのビットコストは最小になる。そこで今後の見積もりでは(1)で Y=80%として 積層化による単位面積当たりの製造コスト増加率 Cost ratio per unit area を見積もった。 Cost ratio per unit area の積層段数依存性を図 4-10 に示す。Y=80%だけでなく Y=90%と 95%の場合も併せて示した。積層段数が増加しても低コストな多段積層縦型トランジスタ構 造の導入により、積層化による単位面積当たりの製造コストの増加は最小限に抑えられてい ることが分かる。



図 4-10 新提案方式の単位面積当たりのコストの積層段数依存性

最終的な新たに提案した積層型 Fe-FET NAND/NAND アレイ全体の製造コストは図 4-9 のパターン面積比と図 4-10 の単位面積当たりの製造コスト比の積で求められる。その 結果を図 4-11 に示す。本提案では製造コストは再構成する場合には積層型メモリよりも大 幅に低減することが分かる。製造コストは同一積層数で積層型メモリより1桁程度低く、そ の値は 64 層積層してもまだ減少する(積層型メモリでは 32 層で最小値になる)。また本提 案では再構成しない場合にも積層型メモリの2 倍の値になるものの積層数の増加とともに 製造コストは大幅に減少する。以上の結果により今後積層型メモリの開発が進み積層化によ るコスト増加が少なくなるのに伴い((1)式で 0.04 が減少し、Y が増加することに対応する)、 本提案の積層型 Fe-FET NAND/NAND アレイのコストも減少することが期待できる。 つまり今後も多段積層縦型トランジスタ構造を適用することにより従来通りロジック LSI の大容量化、低コスト化、高速化を進められる可能性がある。



図 4-11 新提案方式と1層方式のパターン製造コストの積層段数依存性



図 4-12 世界のデザインルール別 LSI の生産能力[23](20mm ウエファ換算)



図 4-13 世界のデザインルール別 LSI でのトランジスタの生産可能個数の比率



図 4-14 世界のデザインルール別 LSI でのトランジスタの生産可能個数の比率(24nm ルール以下では 平面型 25nm 以上では本提案の積層型(32 層)を仮定)

2016年現在、世界の半導体工場では最先端の微細なデザインルールを用いたLSIの生産能力はごくわずかである。200mmウエファに換算した月産ウエファ枚数は積層化に適さない(歩留まりの低い)最先端の24nm以下のデザインルールでは全体の約30%にしかならない(図4-12)。しかしながらこの最先端の微細なデザインルールを用いたLSIでは、デザインルールが大きいLSIと比較して同一ウエファ面積でデザインルールの2乗に反

比例した平面型トランジスタを実現できる。その結果24nm以下の最先端のデザインルー ルでは全体の80%以上のトランジスタ数を生産できることが分かる((図 4-13)。トラン ジスタは全て従来型の平面型を仮定)。つまり従来の平面型トランジスタを使用している限 り、ウエファ枚数の大部分を占める25nm以上の最先端でないデザインルールを用いたLS Iの生産性は低い。今回提案した積層技術を用いると再構成しない場合でも単位面積当たり のトランジスタ数を(積層数)/2倍に増やすことができる。積層数を現時点で実現可能な32 層にすると、図4-14に示すように25nm以上の最先端でないデザインルールを用いたLS Iのトランジスタ数は全体の約70%に増やせる可能性がある(最先端デザインルールでは 平面型を仮定)。以上のことから25nm以上の最先端でないデザインルールを用いたLSI の生産性を向上させるためには今回提案した積層技術が非常に有効であることが分かる。

4-6. 結論

大容量積層型 NAND メモリに使用されている多段積層縦型トランジスタ構造を用いた積 層型 Fe-FET NAND/NAND アレイを新たに考案し、そのロジック LSI への適用方法を提 案した。積層型 Fe-FET NAND/NAND アレイでは Fe-FET の NAND アレイを二組組み 合わせることにより任意の再構成可能な組み合わせ回路を実現できる。従来の1層型のロジ ック LSI と比較して積層段数の増加とともにパターン面積と製造コストを大幅に縮小でき ることが分かった(再構成を考慮した場合 32層でパターン面積を 0.2%、製造コストを 0.6% に低減可能。再構成しない場合はパターン面積を 6%、製造コストを 26%に低減可能)。本 提案によりトランジスタの微細化を行うことなくロジック LSI の大容量化、低コスト化、 高速化が積層段数の増加とともに継続的に実現できる可能性がある。

高速化を実現するためには高性能な Fe-FET の開発が必要不可欠になる。最近提案されて いる Fe-FET には CMOS トランジスタに使用されている HfO2 絶縁膜を記憶部分に使用し ており従来の CMOS 技術を用いて製造することができる[24]。ゲート長 28nm の Fe-FET では自発分極の反転時間を含め 10ns 以下の読み出し書き込み動作が実現されている。 Fe-FET 固有の自発分極の反転時間は現時点でも数 ns 以下に抑えられている[10]。そのた め将来は Fe-FET での構造の最適化により CMOS トランジスタと同程度の動作速度が期待 できる。

第4章の参考文献

[1]横田智広、渡辺重佳 "SGTによるシステムLSIのパターン面積縮小効果の検討"電子情報通信 学会 C, Vol.J92-C, No.9, pp.537-539, 2009.

[2]

[3]T. Endoh et. al., "Novel Ultrahigh-Density Flash MemoryWith a Stacked-Surrounding

GateTransistor (S-SGT) Structured Cell", IEEE Trans. Electron Devices, vol.50, no.4, pp.945-951, 2003.

[4] H. Tanaka et al., "Bit Cost scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory", Symp.on VLSI Technology, 2007.

[5] R. Katsumata et al., "Pipe-shaped BiCS flash memory with 16 stacked layers and multi-level-cell operation for ultra high density storage devices", Symp .on VLSI Technology, pp.136-137, 2009.

[6] J. Jang et al., "Vertical cell array using TCAT(Terabit Cell Array Transistor) technology for ultra high density NAND flash memory", Symp.on VLSI Technology, pp.192-193, 2009.

[7] J-W. Im, W-P. Jeong, D-H. Kim, S-W. Nam, D-K. Shim, M-H. Choi, H-J. Yoon, D-H. Kim, Y-S. Kim, H-W. Park, D-H. Kwak, S-W. Park, S-M. Yoon, W-G. Hahn, J-H. Ryu, S-W. Shim, K-T. Kang, S-H. Choi, J-D. Ihm, Y-S. Min, I-M. Kim, D-S. Lee, J-H. Cho, O-S. Kwon, J-S. Lee, M-S. Kim, S-H. Joo, J-H. Jang, S-W. Hwang, D-S. Byeon, H-J. Yang, K-T. Park, K-H. Kyung, J-H. Choi, "A 128Gb 3b/cell V-NAND Flash Memory with 1Gb/s I/O Rate2," ISSCC Dig. Tech. Papers. 2015.

[8]"3次元 NAND が出荷ラッシュ東芝、Intel らが Samsung を追う" 日経エレクトロニクス 5月号 2015 年

[9] S. Davnaraju et. al., "A 22nm IA multi-CPU and GPU system on chip", ISSCC Dig. Tech. Papers, 2012.

[10] 菅野孝一、渡辺重佳"積層型 NAND 構造1トランジスタ型FeRAMの読出し方式の検討"電子情報通信学会 C, Vol.J91-C, No.11, pp.668-669, 2008.

[11] 菅野孝一, 渡辺重佳, "積層方式 NAND 構造1トランジスタ型 FeRAM の設計法."電学論 (C), vol.130, no.2, pp.226-234, 2010.

[12] 菅野、渡辺、"酸化物導電膜チャネルを用いた積層型 FeRAM の設計法"電気学会論文誌 C vol.131, no.4, pp.810-817,2011.

[13] 玉井、渡辺、"スピントランジスタを用いた積層型 NAND MRAM の読出し法の検討"電子情報通信 学会論文 vol.J91-C, no.11, pp.666-667, 2008.

[14]S. Tamai and S. Watanabe, "Design method of stacked type MRAM with NAND structured cell", Contemporary Engineering Sciences, vol.6, no.2, pp.69-86, 2013.

[15]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell," Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

[16]玉井翔人, 渡辺重佳, "ユニバーサルメモリを目指した積層型 NOR MRAM の検討."電学論 (C), vol.129, no.11, pp.2091-2092, 2009.

[17]加藤翔、渡辺重佳、"積層方式 Chain 構造 PRAM の設計法、"電気学会論文誌 C, Vol.133, No.5, pp.937-946, 2013.

[18] Y. Sasago et al., "Phase-change memory driven by poly-Si MOS transistor with low cost and high-programming gigabyte-per-second throughput,"Symp.on VLSI Technology, pp.96-97, 2011.

[19]相変化チャネルトランジスタを用いた積層型NOR PRAMの検討"電気学会論文誌 C, Vol.131, No.12, pp.2220-2221, 2011

[20] 浅野、"ディジタル回路演習ノート"コロナ社 2001 年

[21]末吉、天野編"リコンフィギュラブルシステム"オーム社 2005年

[22]南谷"論理回路の基礎"サイエンス社 2009年

[23]"半導体新秩序の胎動" 週刊ダイアモンド 6月27日号 2015年

[24]E. Yurchuk et al., "Impact of Scaling on the Perfomance of HfO2 Based Ferroelectric Fileld Effect Transistors", IEEE Trans. Electron Devices, vol. 61, pp. 3699 - 3706, 2014.

[25]横田智広,渡辺重佳,"多段積層縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電子情報通信学会論文誌 C, vol.J99-C, no.4, pp.150-159, 2016.

[26] "微細化の限界を克服: 微細化せず実現、3 Dメモリー製造技術転用、最大1/100にコスト低減、 湘南工大、大規模システムLSI" 日刊工業新聞 2016 年 3 月 17 日 第 27 面

[27] "新システムLSIの設計法、湘南工大が提案、微細化せず大容量化"電波新聞 2016 年 3 月 21 日 第 3 面

[28]"(新技術)多段積層縦型トランジスタ構造のロジックLSI 湘南工科大の渡辺教授らが提案、大 容量で低コスト化実現" 電波新聞 2016 年 5 月 12 日第 12-13 面

5. 階層積層型SGTを用いた NAND・NAND 組み合せ回路

5-1. 序論

第4章で述べた多段積層縦型トランジスタ構造を用いた Fe-FET NAND/NAND アレイで は非常に低コストで任意の論理を実現できる。この低コスト化の目安になるのがビットコス トを最小にする最適積層数である。現在では 32~64 層が用いられ[1]、今後近い将来 128 層に増加すると予想される。それに対してロジック LSI に使用する回路1 個当たりの入力 信号数は最大でも 4~6(積層数ではその 2 倍の 8~12)程度と小さい。つまり積層型 NAND/NAND アレイに回路を構成するために必要な積層数、ビットコストを最小にする最 適積層数 128 と比較して 1 ケタ程度小さく両者の差が大きくなる。 例えば図 4-3 の論理(論 理を実現するために必要なのは入力信号数4、必要積層数8)を最適積層数128で実現しよ うとすると、128-8=120層が論理実現のために不必要な無駄な通過トランジスタとなる。無 駄な通過トランジスタの数は低コスト化のために最適積層数が増加するとともに大きくな る。図 5-1 に示すように今後 BiCS 技術等の積層技術が2年に2倍増加すると仮定すると、 一定の値であるひとつの回路を実現するために必要な積層数との乖離は年々大きくなる。つ まり従来の縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイ (今後従来 積層型と略す) では低コスト化と Fe-FET の無駄のない効率的な使用は今後両立させるのが 困難になる問題点があった。本章ではこの問題点を解決する縦型トランジスタ構造を用いた 階層積層型 Fe-FET NAND/NAND アレイ(今後提案階層積層型と略す)を新たに提案する。 提案階層積層型では、縦方向に複数の互いに独立に動作する回路を積層する階層構造を導入 する。それによって縦方向に 1 個の回路のみ配置していた従来積層型と比較して Fe-FET の無駄のない効率的な使用が実現でき、パターン面積と製造コストの低減につながる特徴が ある。



図 5-1 最適積層数の傾向と回路を構成するために必要な積層数の推移

本章は以下のように構成されている。第5-2章では新たに提案する提案階層積層型の構成 とそのプログラム・読み出し方式について述べる。第5-3章では動作速度、消費電力を従来 積層型(従来型1、従来型2)と比較し、第5-4章ではパターン面積と製造コストを見積も り、第5-5章では更なる考察を行い、第5-6章をまとめとする。

5-2. 階層積層型の構成とプログラム・読み出し方式

図 5-2 に新たに提案する提案階層積層型の構成(図 5-2 (a))を従来積層型(図 5-2 (b)) と比較する形で示す。図では簡単のために最適積層数 16、ひとつの回路当たりの必要積層 数 8 の場合を示している。提案階層積層型では 8 層で 1 個の回路ブロックを構成してそれ を 2 個 (1st block と 2nd block)縦方向に積層する構成になっている。それぞれの回路はお 互いに異なる論理を実現する(第 1 の回路ブロックでは ABCD に関する論理、第 2 の回路 ブロックでは EFGH に関する論理)。必要になる NAND は 1 種類(1st NAND)で良い。そ れに対して従来積層型では 1 個目の NAND(1st NAND)で ABCD に関する論理、2 個目の NAND(2nd NAND)で EFGH に関する論理を実現する。その結果残りの Fe-FET は通過 トランジスタとなり無駄になってしまう。つまりこの例では従来積層型では全体の 50%が 無駄な通過 Fe-FET になるのに対して、提案階層積層型では無駄な通過 Fe-FET が無い。



図 5-2 階層積層方式(a)と積層方式(b)の比較

その結果この例では提案階層積層型では従来積層型と比較してパターン面積は50%に低減出来、製造コストを半減できる。この効果は図5-1のように最適積層数とひとつの回路当たりの必要積層数の差が大きくなるほど顕著になる。(詳細に関しては第3章で述べる)。

提案階層積層型のプログラム方式を以下に示す(図 5-3 (a)、参考文献[1]で提案された 方式)。図 5-2 (a) でゲートに A,B,C,D の反転信号及び E,F,G,H が入力される合計 8 個の Fe-FET は通過トランジスタにするためゲートに高電圧10Vを印加し、基板に0V を印加 しプログラムを行なう。その結果しきい値電圧を D タイプ化(-1V)させる。それに対し て論理を実現する残りの 8 個の Fe-FET はプログラムされないようにゲートに中間電圧の +5Vを印加する。これにより NAND 内の全ての必要な Fe-FET に同時にプログラムする 事ができる。一方従来積層型では通過 Fe-FET が多数存在するため 2 個の NAND をプログ ラムしなければならない。その結果 1 個の NAND だけプログラムすれば良い提案階層積層 型時のプログラムによる消費電力を削減できる特徴がある。



図 5-3 階層積層方式の(a) プログラム動作と(b)読み出し操作の説明図

提案階層積層型の読み出し方式は従来積層型[1]と若干異なる(図 5-3 (b)。従来積層型で は入力信号としてハイレベルなら1V,ロウレベルなら0V を印加することにより通過トラ ンジスタは実現論理に関係せず、残りの論理に関連する論理が出力された。(例えば図 5-2 (b)の例では1st NANDからは ABCD に関連する論理、2nd NANDからは EFGH に 関連する論理が出力される。提案階層積層型で同様な読み出し用の電圧を与えると出力に ABCD に関係する論理と EFGH に関係する論理(具体的には積演算)が出力されてしまう。 この問題を解決するために、入力信号によって ABCD に関する論理か EFGH に関する論理 かいずれかを独立して出力する場合には図 5-3 (b)のような電圧を印加する。例えば1 s t ブロックの ABCD に関係する論理を出力する場合には、EFGH に関係する論理が出力さ れないように、ゲートに EFGH に関係する論理が入力される Fe-FET はあらかじめプログ ラムしていない E タイプトランジスタ(しきい値電圧が0.2V)も通過トランジスタと して動作するように一律にハイレベルの 1V を印加する。

以上の本提案のコンセプトを図 5-4 に更に詳細に示す(簡単化のためブロックが 2 種類の 場合を示す)。本提案では図 5-4 (a) に示すように元々同一 LSI 内の動作期間が異なる回路 ブロック(1 st block と 2nd block)を図 5-4 (b)のように縦方向に積層することによ り低コスト化を実現することを目標としている。そのために図 5-4 (b)に示すように時間 的に使用する論理を切り替えるシステムが新たに必要になる。このシステムにより 1 st blockを使用する場合には 2nd block は通過させ、逆に 2ndblock を使用する場合には 1 st blockを通過させる。そのために本提案を実現するためには、まず同一 LSI 内で動作期間が 互いに異なり、入力信号数が似通った多数の回路ブロックを抽出し、それを縦に積層する必 要がある。そのため、例えば LSI の高速化のため使用される並列処理動作は、並列処理に 用いている回路ブロックが同時に動作するため、本提案を用いて縦方向に積層することは出 来ない。



図 5-4 (a) 現在のシステム LSI と(b) 階層積層方式の波形と比較

5-3.動作速度、消費電力の見積もり

本章では新階層積層方式の動作速度、消費電力見積もり従来階層方式と比較した。図 5-5 にそれぞれの方式の模式図を示す(m=4, k=8, n=8*4=32 の場合)。Sは列数を示す。

図 5-5(a)は提案階層積層型(本章以降では提案方式もしくは proposed と略す)で、S 列 (NAND 論理 S 個分)示している。n は最適積層数、k は 1 つの回路当たりの必要積層数、 mは NAND 論理 1 個に積層されるブロック数を示す。製造に最適積層数を用いているため、 積層型メモリの製造技術そのまま使える長所がある。図 5-5(b)は図 5-2 でも従来例として述 べた従来積層型(本章以降では従来方式1もしくは conventional 1 と略す)である。無駄 部分がかなり多いのが欠点だが、製造に最適積層数を用いているため提案方式同様に積層型 メモリの製造技術そのまま使える長所がある。図 5-5(C)は図 5-2 でも述べた従来方式1 の無 駄部分を無くすため積層数を最適積層数より小さいひとつの回路当たりの積層数にした構 成である。無駄部分がない為に、従来例1よりは製造コストは安くなるが、最適積層数を使 っていないため提案方式よりも一つの回路ブロック当たりの製造コストが高くなる欠点が ある。また製造に当たっては積層メモリとは異なる製造技術が必要になる(本章以降では従 来方式2もしくは conventional 2 と略す)。



図 5-5 (a)階層積層方式、(b)従来方式(最適積層数の場合)、(c)従来方式

初めに動作速度(遅延時間)を見積もった。一般に大容量メモリのメモリセルアレイでは セルアレイ内の信号の遅延時間の大部分をWLとBLの遅延時間で占められる。本論文で対 象としている NAND/NAND アレイでは、大容量メモリのメモリセルアレイの構成をそのま ま組み合わせ回路の実現のために使用している。そのため大容量メモリ同様に組み合わせ回 路への入力信号を充電するための時間(WLの遅延時間である TWL に対応)と組み合わせ 回路の計算結果を出力に転送する時間(BL の遅延時間である TBL に対応)の和で組み合 わせ回路の遅延時間は計算できると仮定できる。そこで NAND/NAND アレイの遅延時間 TWL と TBL 及び組み合わせ回路の遅延時間に対応する TWL+TBL を見積もった。

図 5-6 に見積もりに用いた NAND/NAND アレイの上面方向の断面図と側面方向の断面図 及びそのプロセス工程を示す。デザインルール F は 39nm を用いている[3]。セルサイズは 2F*2F=4F2 であり、記憶用強誘電体部分は強誘電体膜と酸化膜の 2 層構造で形成されてい る。その酸化膜換算の膜厚は 1 nm である。ゲート長は F 、NAND/NAND アレイの WL と WL の間隔は縦方向で F とした。また WL のシート抵抗は 1 ohm/□を用いた。 NAND/NAND アレイの縦方向のメモリセルサイズは、破線で示した 2 F になる。

図 5-6 (C)を用いて、本提案を実現するための簡単なプロセス工程[5]-[7]を示す。初め に積層数だけWL用材料とN+不純物をドープした絶縁膜を積層する。N+不純物は後の工 程で Fe-FET のソース・ドレイン部分に N+拡散を形成する時に使用される。次に Fe-FET を中に埋め込むためのトレンチの穴を形成する。更に隣接したメモリセルの WL 間を分離 するために、隣接メモリセル間の WL 材をエッチングする。この際にトレンチの穴と WL 材のエッチングは自己整合的(セルフアライン)に行い、メモリセルの縦幅は2Fで実現で きるようにする。(現時点の製造技術では両者をセルフアラインに形成するのは困難であり、 メモリセルの縦幅は 3F、メモリセルサイズは 3F*2F=6F2 になる。その場合に得られる特 性に関しては第 5-5 章で詳述する)。次に WL をエッチングして除去した部分に WL 間分離 用の絶縁膜を形成する。その後トレンチの穴にゲート絶縁膜用の強誘電体膜を形成し、最後 に P 型半導体を埋め込む。この時に熱処理によって P 型半導体にN+不純物をドープした 絶縁膜から N+不純物を熱拡散させソース・ドレイン部分に N+拡散を形成する。(このソー ス・ドレイン部分に N+を拡散形成する工程に関しては第 5-5 章で詳述する)。

次に NAND を構成する Fe-FET の ON 抵抗 RBL を求めた。読み出し時のゲート電圧の ハイレベルは 1 V、プログラムされていない E タイプトランジスタの閾値電圧は VT=0.2V、 移動度 U=200cm2/VS[8]とすると、ON 抵抗は 0.37Kohm になる。移動度の値は、動作速 度を見積もる上で重要である。過去の平面構造の Fe-FET の実測値では、181 c m 2/V s [9]、42 c m 2/V s [10]、30 c m 2/V s [11]、22 c m 2/V s [12]、1 c m 2/V s [13]が報告 されており、本論文で用いた 200 c m 2/V s は過去の実現可能な値とほぼ等しい。また[14] ではドレイン電流から推定すると 200 c m 2/V s 程度の値が実現できる。以上の結果より、 本論文で用いた 200 c m 2/V s という値は、将来の技術の進展を考慮すると妥当な仮定で ある考えられる。0.37Kohm に Fe-FET が直列に接続された数を乗じた値が NAND 論理の BL 方向の総抵抗になる。BL の容量は大部分通過する Fe-FET のゲート容量 Cg が占める。 BL の総容量はこれに Fe-FET が直列に接続された数を乗じた値になる。BL の遅延時間 TBL は BL の総容量と総抵抗の積であらわされる。同様に水平方向に走る WL の遅延時間 TWL を求めた。図 5-6 より 1 個の Fe-FET のゲート容量 Cg は 0.000136 p F、ゲートの抵抗 RWL は 5.160hm になる。そして S 個列方向に Fe-FET を配置するとして TWL を求めた。以上 見積もり結果を表 5-1 にまとめた。



図 5-6 NAND・NAND 論理の断面図 (a)上面図、(b)断面図、(c)製造プロセス

図 5-7 に図 5-1 で4年後に対応する最適積層数 n=128 (k=8, m=16)の場合の遅延時間の絶 対値の見積もり結果を示す。S=128 の場合、提案方式では遅延時間は従来方式1,2に比 較して小さく、約 0.8ns となる。この値は最高速の MPU には及ばないが、MPU 程高速動 作が必要とされない ASIC,FPGA 等には十分に適用できる値である。(この遅延時間が参考 文献[1]のメガビット級の FeRAM のアクセス時間 50ns と比較して非常に小さいのは参考文 献[1]の元になっている参考文献[3]と計算の仮定が大きく異なるためである。たとえば[3]で は TWL+TBL の 10 倍の時間が他の回路の動作で必要で、移動度の値は当時実現できた今回 の検討の 1/10 程度の値を使用しており、WL には今回の検討の 10 倍以上の Fe-FET が接続 されることを仮定している。MPU と同等の動作速度を目指すためには低コスト化を少し犠 牲にして積層数を半分の 64 段 (0.2ns)、もしくは 1/4 の 32 段 (0.05ns) に低減する必要が ある)。

表	5 - 1	動作速度(遅延時間の見積もり)	
1	υr		

	Proposed (Fig.6 (a))	Conventional 1 (Fig.6 (b))	Conventional 2 (Fig.6 (c))
TWL	S ² R _{WL} Cg	m²S²R _{wL} Cg	m ² S ² R _{WL} Cg
TBL	k ² m ² R _{BL} Cg	k²m²R _{BL} Cg	k²R _{BL} Cg
TWL+TBL	$(S^2+(R_{BL}/R_{WL})k^2m^2)R_{WL}Cg$	(m ² S ² +(R _{BL} /R _{WL})k ² m ²) R _{WL} Cg	(m ² S ² +(R _{BL} /R _{WL})k ²) R _{WL} Cg



 $R_{BL}/R_{WL}=71.7$

図 5-7 遅延時間の比較



図 5-8 遅延時間の比較(Conv1 基準)

図 5-8 に提案方式と従来方式 1,2 と遅延時間の詳細を示した(図 5-2 で 4 年後に対応す る最適積層数 n=128 (k=8, m=16)の場合)。提案方式は S の値によらず従来方式 1 より遅延 時間は小さい。一方従来方式 2 と比較して S が 64 以下の BL 遅延が支配的な場合は従来方 式 2 の方が遅延時間が小さいが、S が 64 以上の WL 遅延が支配的な場合には提案方式の方 が遅延時間が小さくなる。S が 64 近辺で BL 遅延と WL 遅延の大小関係が切り替わる。こ れは RBL と RWL の比が約 72 倍であるという結果に対応している。以上の結果より積層数 が 128 層と大きくそれに対応して列方向の Fe-FET 数 S も大きい(128 以上)大規模シス テム LSI(全部で 16*128=2048 個の論理を実現可能)では提案方式の方が従来方式(従来 方式1、従来方式 2) より高速になることが分かる。

	Proposed (Fig.6 (a))	Conventional 1 (Fig.6 (b))	Conventional 2 (Fig.6 (c))
EWL	(<u>2m-1</u>)kSCgV _H ²	$\frac{m^2}{2}kSCgV_{H}^2$	$\frac{m}{2}$ kSCgV _H ²
EBL	mkSCgV _H ²	m ² kSCgV _H ²	mkSCgV _H ²
EWL+EBL	$\left(\frac{4m-1}{2}\right)$ kSCgV _H ²	$\frac{3m^2}{2}kSCgV_{H}^2$	$\frac{3m}{2}$ kSCgV _H ²

表 5-2 読み出し時の消費エネルギー見積もり

V_H=1V

次に読み出し時の消費エネルギーを求めた。NAND/NAND アレイの消費電力は入力信号 の充放電(メモリアレイの WL に対応する)によるもの EWL と出力信号の充放電(メモリ アレイの BL に対応する)によるもの EBL の和として表わされる。その見積もり結果を表 5-2にまとめた。表 5-2 では簡略化のために選択したブロックの入力信号のハイレベルの電 圧と通過ブロックの入力信号の電圧と出力のプリチャージ電圧は同じ電圧 V_H であると仮定 した(本論文では1Vを仮定している)。表より消費エネルギーの値は各方式で異なるのは mの値だけであることがわかる。図 5-9 にmの値をパラメータにした各方式の消費エネルギ ーの比較結果を示す。mの値によらず最も消費電力が大きいのは従来方式1であり、提案方 式と従来方式2はほぼ同じ値になることがわかる(詳細には提案方式の方が 1.17~1.33 倍 大きくなる)。



図 5-9 消費エネルギー比較

5-4.パターン面積と製造コストの見積もり

本章では各方式のパターン面積と製造コストを見つもる。LSIの製造コストはパターン面積と工程数に比例し、歩留まりに反比例することが知られている[1][14]-[17]。そこで各方式でパターン面積、単位面積当たりのコスト、及びパターン面積と単位面積当たりのコストの積で求められる LSI 全体の製造コスト、k個の Fe-FET で構成される 1 個のブロックの製造コストを求めた。メモリでは 1 ビット当たりの製造コストであるビットコストを最小にするのが重要であるのに対し、システム LSI ではこの 1 個の回路ブロック当たりの製造コストを最小にすることが重要になる。その結果を表 5-3 に示す。その計算に当たっては単位面積当たりのコストとして過去の研究より[1][15]-[17]で使われている(5-1)式を用いた。(5-1)式により N層積層化した時の 1 層の時とのコスト比が見積もられる事が知られている。

単位面積当たりの製造コスト=K(1.12+0.04N)/Y^(1.12+0.04N) (5-1)

(1.12+0.04N)は N 層積層した時の工程数、1.12 のうち1は1層での工程数、0.12 は2層 以上積層するために必要な工程数、0.04 は1層増加するごとに増える工程数に対応してい る。1 層追加するためには、図 5-6(b)に示すようにゲートと層間絶縁膜の2工程が必要になる。それぞれ 0.02 工程とすると合計で 0.02*2=0.04 工程になる。また Y は 1 層構造の歩留まり、K は従来の積層型 NAND/NAND アレイ方式の場合の比例定数を示す。現在製品化が進められている積層型 NAND フラッシュメモリでは 32~64 層が想定されているが[1]、その場合は Y=90%でビット当たりのビットコストは最小になる。本研究では将来をターゲットにしているので4 年後に実現できると仮定している 128 層の時ビットコストが最小になる Y=95%として見積もりを行う。

本提案でのパターン面積と製造コストの見積もりの際に重要なのは、機能の異なる NAND アレイ1とNAND アレイ2の両者に共通して使用されるLSI全体の積層段数である。

従来の方式(図 5-5(b)、(C))では、第5-1章で述べたように NAND アレイ1と NAND アレイ2の必要層数のうち大きい値の方を使用していた。本提案でもこの設計法を適用し、 任意の回路ブロックの NAND アレイ1と NAND アレイ2の積層段数は同一で必要段数が 大きい方を採用する。またどの回路ブロックでもその積層段数は同一(前章でのkに対応) とした。(そのため NAND アレイ1と NAND アレイ2内に一部論理を実現するために使用 しない冗長な部分が発生している。将来この冗長部分を低減して更なる製造コストの削減が 期待できる方式の検討が望まれる)。

表 5-3 より最終的に小さくしたい1個のブロックの製造コスト(Cost/unit block)は、提案方式では積層数が増加し積層出来るブロックの数mが増加すると値が減少するのに対し

(mが 32 以上になると増加する)、従来例1 では増加し (F(m,k)はmに対して増加関数)、 積層数が一定でm=1 に対応する従来例2 では一定値になることが予想される。それを解析 した結果を図 5-10 に示す。4 年後に実現できると仮定している 128 層(m=16)の時には、提 案方式の1 個のブロックの製造コストは最小になり、その値は従来方式1 の 0.063 倍に、従 来方式2 の 0.364 倍に低減できる特徴があることが分かった。

	Proposed (Fig.6 (a))	Conventional 1 (Fig.6 (b))	Conventional 2 (Fig.6 (c))
Pattern area	S×4F ²	mS×4F ²	mS×4F ²
Cost /unit area	F(m,k)=(1.12+0.04mk)Y ^(1.12+0.04mk)		(1.12+0.04k)Y ^(1.12+0.04k)
Cost /chip	$F(m,k) \times S \times 4F^2$	$F(m,k) \times mS \times 4F^2$	$F(1,k) \times mS \times 4F^2$
Cost /unit block	F(m,k) × 4F²/m	$F(m,k) \times 4F^2$	F(1,k) × 4F ²

表 5-3 パターン面積と製造コストの比較



図 5-10 製造コスト/単位ブロックの比較

以上により新たに提案した階層方式は、将来 128 層積層出来る世代には、従来方式と比較してほぼ同程度の動作速度と消費電力で約 36%の 1 つの回路当たりの製造コストで実現できる特徴がある。その遅延時間は 0.8ns と MPU には及ばないものの、通常の ASIC,FPGA 等に対応できるものである。しかもその製造技術は基本的に積層型メモリと積層数も含め同じ製造技術を使用することが出来る。以上の結果を表 5-4 にまとめた。

衣 5-4 平早のよと@

		Proposed (Fig.6 (a))	Conventional 1 (Fig.6 (b))	Conventional 2 (Fig.6 (c))
	Fabrication Tech.	abrication Tech. Same technology as stacked memory		Extra development is required
	Cost /unit block	0.346	5.545	1
	TWL+TBL	0.29	1.28	1
	EWL+EBL	1.31	16.0	1

m=16, k=8, n=128, S=128, Y=95%

5-5.メモリセルサイズ、プロセス工程に関する考察

前章までにメモリセルサイズが 4F²で図 5-6 (C) のプロセス工程が実現した理想的な場合

の遅延時間、消費電力、製造コストの評価結果について述べた。しかしながら現在の製造技術レベルでは、図 5-6 (C) で示した WL 材をエッチングする工程とトレンチの穴をあける 工程をセルフアラインに実現するのは難しい。そのため両者は非セルフアラインに行われ、 最悪程度に両者の工程が合わせずれしても同じ大きさのトレンチの穴をあけるには、メモリ セルの縦幅は3F、WL の縦幅は2Fに広げる必要がある(図 5-11 (a))。そこで本章では メモリセルサイズが6F2になった時の遅延時間、消費電力、製造コストを見積り4F2の場 合と比較した。本論文では積層方式同士の比較を行っている為、消費電力、製造コスト、 BL 方向の遅延時間 TBL はメモリセルサイズによらない。それに対して1メモリセル当た りの WL 抵抗である RWL はメモリセルサイズ (WL の縦幅)によって異なるため WL 方向 の遅延時間 TWL はメモリセルサイズに依存する。それを考慮した遅延時間 TBL+TWLの 評価結果を図 5-11 (b) に示す。6F2の場合でも図全体の傾向は4F2の場合とほとんど変 わらない。Conv2 と今回の提案方式の TBL+TWL の交点が S=64 の 2 倍の S=128 になり、 S=128 での提案方式の遅延時間が 0.8ns と 4F2 の場合と同じになっている。(図 5-12 に合 わせて Conv1 を基準にした遅延時間を示す)。



図 5-11(a)NAND/NAND アレイ (セルサイズ 6 F²)の上面図



図 5-11(b) 遅延時間(セルサイズ 6 F²)



図 5-12 遅延時間(Conv1 基準、セルサイズ 6 F²)

また本提案では Fe-FET のソース・ドレインへの N+形成は WL 間の層間絶縁膜からの拡 散を想定している(図 5-6 (C))。この製造方法はバイポーラトランジスタのベース(P+) /エミッタ(N+)形成、DRAM のストレージノード形成[19]、基板プレート型 DRAM(N+/P+) の基板形成[19]等に用いられている方法で実現可能であると考えられる。とは言うもののこ の方式で十分な N型不純物が P型基板に拡散されないと N+拡散部分の抵抗が大きくなり、 動作速度の低下を引き起こす懸念がある。その対策法として図 5-6 (C)の強誘電体膜形成 後に薄いN型半導体を形成してN+ソース・ドレイン部分の低抵抗化を確実にする方法(プ ログラムをしない初期状態にはDタイプ Fe-FET になる。エンハンスメント型 Fe-FET にす るにはプログラムを行う)、やソース・ドレイン部分にはプロセス的にはN+層を形成せず、 ゲート電界だけでソース・ドレイン部分を反転させる方法[20]等が考えられ、今後の検討課 題とする。

5-6. 結論

大容量積層型メモリに使用されている縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NANDアレイを新たに考案し、そのロジックLSIへの適用方法を提案し た。提案方式では縦方向に互いに独立に動作する回路を複数個積層する階層構造を新たに導 入している。従来の縦方向に1種類の回路のみを配置する方法と比較して、パターン面積と 1つの回路当たりの製造コストを低減できる特徴がある。縦方向に16個の回路を積層した 場合、動作速度と読み出し時の消費エネルギーを犠牲にする事無く、1つの回路当たりの製 造コストを従来方式の約36%に低減できる。提案方式は大容量積層型メモリの製造技術を 変更無しで適用することにより、低コストで高速なASIC,FPGA等のロジックLSIの組み 合わせ回路を実現する手段として非常に有効である。

第5章の参考文献

[1]横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電子情報通信学会論文誌 C, vol.J99-C, no.4, pp.150-159, 2016.

[2] 浅野、"ディジタル回路演習ノート"コロナ社 2001 年

[3] 菅野孝一, 渡辺重佳, "積層方式 NAND 構造1トランジスタ型 FeRAM の設計法."電学論 (C), vol.130, no.2, pp.226-234, 2010.

[4] 菅野孝一、渡辺重佳"積層型 NAND 構造 1 トランジスタ型F e R AMの読出し方式の検討"電子情報通信学会 C, Vol.J91-C, No.11, pp.668-669, 2008.

[5] 渡辺重佳,菅野孝一,玉井翔人"先端不揮発性メモリのBiCS型積層化に関する検討."信学技法 SDM2008-145, pp.97-102, 2008.

[6] 菅野孝一, 渡辺重佳,積層型NAND FeRAM の設計法."信学技法 ICD2010-13, pp.69-74, 2010.

[7] 渡辺重佳, "新型メモリの将来展望とそのB i CS 型積層化に関する検討." 湘南工科大学紀要 vol.43, no.1, pp.47-66, 2009.

[8] 加藤翔、渡辺重佳、"積層方式 Chain 構造 PRAM の設計法、"電気学会論文誌 C, Vol.133, No.5, pp.937-946, 2013.

[9] T.P.-C. Juan et al., "A new metal - ferroelectric (PbZr0.57Ti0.43O3) - insulator (Dy2O3) semiconductor (MSIF) FET for nonvolatile memory applications", IEEE Trans. Electron Device Lett., vol.27, no.4, pp. 217 - 220, 2006.

[10] M. Tang et al., "Impact of HfTaO buffer layer on data retention characteristics of Ferroelectric-gate FET for nonvolatile memory applications", IEEE Trans. Electron Devices, vol. 58, no.2, pp. 370 - 375, 2011.

[11] S. -M. Moon et al., "Impact of interface controlling layer of Al2O3 for retention behaviors of In-Ga-Zn oxide-based ferroelectric memory transistor", Appl. Phys. Lett., vol. 96, no.23, pp.232903-1 -232903-3, 2010.

[12] W.-C. Shih et al., "Fabrication and characterization of metal ferroelectric (PbZr0.53Ti0.47O3) – insulator (Y2O3) – semiconductor Field Effect Transistors for nonvolatile memory applications", J. Appl. Phys. vol. 103, no.9, pp.094110-1 -094110-5, 2008.

[13] C. H. Park et al., "Enhancing the retention properties of ZnO memory transistor by modifying the channel/ferroelectric polymer interface", Appl. Phys. Lett., vol. 95, no.15, pp.153502-1 -153502-3, 2009.

[14]E. Yurchuk et al., "Impact of Scaling on the Perfomance of HfO2 Based Ferroelectric Fileld Effect Transistors", IEEE Trans. Electron Devices, vol. 61, pp. 3699 - 3706, 2014.

[15]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell," Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

[16]S. Tamai and S. Watanabe, "Design method of stacked type MRAM with NAND structured cell", Contemporary Engineering Sciences, vol.6, no.2, pp.69-86, 2013.

[17] 菅野、渡辺、"酸化物導電膜チャネルを用いた積層型 FeRAM の設計法"電気学会論文誌 C vol.131, no.4, pp.810-817,2011

[18]S. Watanabe et al., "An experimental 16-Mbit CMOS DRAM chip with a 100MHz serial read/write mode", IEEE J. Solid-State Circuits, vol.24, no.3, pp.763-770,1989.

[19]T. Kaga et al., "Half-V/sub CC/ sheath-plate capacitor DRAM cell with self-aligned buried plate wiring", IEEE Trans. Electron Devices, vol. 35, no.8, pp. 1257 - 1263, 1988.

[20] M. Kinoshita et al., "Scalable 3-D Vertical Chain-Cell-Type Phase-Change Memory with 4F2 Poly-Si Diodes, Symp.on VLSI Technology, 2012.

[21] 横田智広,渡辺重佳, "縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電気学会論文誌 C, vol.137, no.5, pp.678-686, 2017. 平成 30 年電気学会、平成 30 年 電子・情報・システム部門誌優秀論文賞受賞

6. 積層型 SGT を用いた Fe-FET 順序回路

6-1. 序論

4章にて提案された多段積層縦型トランジスタ構造を用いた Fe-FET NAND/NAND アレ イでは任意の論理を実現できるがそれはいわゆる組み合わせ回路に限定される。組み合わせ 回路の出力を記憶するフリップフロップ(以下 FF と略す)の提案は現在まで無いため、組 み合わせ回路と FF を組み合わせたいわゆる順序回路は現時点では提案されていない。現在 のシステム LSI は大部分 FF を用いた順序回路で実現されている為[1]、過去提案されてい る多段積層縦型トランジスタ構造を用いた Fe-FET NAND/NAND アレイだけでは現在のシ ステム LSI を代替できない問題があった。

本章ではこの問題を解決する多段積層縦型トランジスタ構造を用いた Fe-FET 順序回路 を新たに提案する。

本章は以下のように構成されている。第6-2 章では新たに提案する多段積層縦型トラン ジスタ構造を用いた Fe-FET 型 FF について述べる。第6-3 章では具体的な順序回路(サイ コロカウンタ)を多段積層縦型トランジスタ構造を用いた Fe-FET 順序回路を用いて設計し た例を示し、そのパターン面積を1層型 SGT を用いて設計した場合と比較する。第6-4章 ではサイコロカウンタ以外の各種順序回路を多段積層縦型トランジスタ構造を用いた Fe-FET 順序回路を用いて設計した場合のパターン面積と製造コストについて述べる。また、 それらを1つの再構成可能論理として実現した場合に関して考察し、第6-5章をまとめと する。

6-2. 積層型 SGT を用いた Fe-FET 型フリップフロップ

通常平面型トランジスタを用いて設計されたシステム LSI では、FF として構成が簡単な D-FF を使用する。その構成はなるべく素子数が少なくパターン面積が小型化できる4個 のインバータと2組の転送ゲートの合計 12素子で実現される方式が用いられる([1]p337)。 多段積層型トランジスタは、パターン面積は入力数に関係なく同一で、入力数が少ない回路 ほど使用しない通過トランジスタ(図 6-1 の D タイプトランジスタ)が多くなり、論理回 路としての使用効率が落ちる、転送ゲートは簡単には実現できない等の問題点がある。





図 6-1 新たに提案する FF (a)論理回路図、(b)等価回路図、(c)上面図

これを解消するため、新たな提案では図 6-1(a)に示すような 2 入力の NAND 回路 4 個に よって D-FF を実現する方式を用いる。図 6-1 はダイナミック動作を用いる。図 6-1 で CLK 信号と φ p 信号は逆相で動作する。負荷部分には出力ノードのプリチャージ制御に nMOS トランジスタを用いる(図 6-1(b))。その上面図を図 6-1(c)に示す。多段積層縦型トランジス タ構造を用いている為、素子数が多いがトランジスタの専有面積はそれほど大きくない。そ れに対し回路の内部ノード(X1、X2)を隣接した多段積層縦型トランジスタ構造のゲート に入力したり、回路の出力 Q とその反転信号をクロスカップルさせる等の回路内のゲート への接続部分のパターン面積が無視できない程度に大きくなっている。

この多段積層縦型トランジスタ構造を用いた Fe-FET 型 FF は製造技術的には従来提案さ

れたものと同じ製造方法で実現できる。多段積層縦型トランジスタ構造 Fe-FET 順序回路を 実現する場合には両者を隣接して配置し、積層段数が同じになるように調整することにより 実現できる。その具体例に関しては第 6-3, 6-4 章で詳しく述べる。(ジョンソンカウンタ[2] のように FF 部分のみで構成され、組み合わせ回路部分が存在しない場合には、本章で述べ た多段積層縦型トランジスタ構造を用いた Fe-FET 型 FF のみでシステム LSI を実現でき る)。

6-3. 積層型 SGT を用いた Fe-FET 順序回路設計例(サイコロカウンタ)

本章では新たに提案した多段積層縦型トランジスタの具体的な例としてサイコロカウン タ[3]について述べる。

まず初めに比較の対象として、従来の平面構造の SGT を用いてサイコロカウンタを設計 した。図 6-2 に等価回路を示す。ここで組み合わせ回路には NAND/NAND 論理を用い、 FF には今回提案した図 6-1 (b)の回路構成を想定している。図 6-2 の回路を平面構造の SGT を用いて設計したパターンを図 6-3 に示す。ここでは SGT のシリコン柱は最小の F* F (F はデザインルール)を想定している。パターンの上部は NAND/NAND 論理が下部に は 3 個の FF が配置され、その間に横方向に配線が走る。配線数が多いため比較的配線領域 の面積は大きい。またこの回路の場合には NAND/NAND 論理に使われる素子数が比較的少 ないため、パターンの横幅は上部の組み合わせ回路ではなく下部の FF で決まっている。そ のパターン面積は縦 73F* 横 96F=7008F2 となる。





図 6-3 サイコロカウンタのレイアウト図(従来の平面型 SGT)

次にサイコロカウンタを今回提案した多段積層縦型トランジスタ構造を用いた Fe-FET 順序回路を用いて設計した内容について述べる。図 6-4 にその NAND/NAND 論理のトラン ジスタの接続図を示す。ダイナミック動作を採用している。左側の 8 個の NAND 列で1 段 目の NAND 論理を実現し、右側の3 個の NAND 列で2 段目の NAND 論理を実現している。 簡単のために1 段目と2 段目の接続に用いる転送型トランジスタ(図 1 のゲートにΦT が入 力されるトランジスタ)に対応する部分は省略している。図に示すように1 段目の NAND 論理には合計 11 種類の信号がゲートに入力されているが、合計 16 段の Fe-FET が接続さ れている。これは隣接して配置される FF では 16 個の入力が必要になるためで、下部の 5 段には常に Fe-FET が導通するように高電圧 VPP が入力している。図 6-4 で論理として必 要にならない Fe-FET は NAND 回路内の信号の通路になるように予め高電圧を用いてプロ グラムを行い、トランジスタを D タイプ化させる。



図 6-4 新方式によるサイコロカウンタのトランジスタの接続図 (NAND/NAND 論理部 分)



図 6-5 新方式によるサイコロカウンタのトランジスタの接続図(FF部分)

次に図 6-5 に FF 部分のトランジスタの接続図を示す。ダイナミック動作を採用している。 1 個の FF で 4 列、3 個の FF で合計 4*3=12 列の NAND 列を用いて 3 個の D—FF を実 現している。ゲートには 16 個の信号が入力され、それらが 16 段の Fe-FET のゲートに入 力されている。図 6-4 同様に論理として必要にならない Fe-FET は NAND 回路内の信号の 通路になるように予め高電圧を用いてプログラムを行い、トランジスタを D タイプ化させ る。図 6-4、6-5 を実現するために必要な模式的なパターンを図 6-6 に示す。平面型の場合 と同様に SGT のシリコン柱は最小の F*F (F はデザインルール)を想定している。このパ ターン面積は縦28F*横38F=1064F2となる。この面積は図6-3で述べた従来の平面 型 SGT で設計した場合の7008F2 と比較してわずか 15.2%に縮小されている。この大 幅な面積縮小効果は本方式の特徴であり、NAND/NAND 論理部のみならず、今回提案した FF 部でも面積縮小手段として有効であることが分かった。この回路で NAND/NAND 論理 部分、配線部分、FF 部分のうちどこが最もパターン面積の縮小効果が大きいか求めた。そ の結果 NAND/NAND 論理部分は約 19%に、配線部分は約 4%に、FF 部分は約 23%に面 積が縮小されていることが分かった。 今回新たに提案した FF 部分でも NAND/NAND 論理 部分と配線部分と比較して若干面積縮小率が低いものの十分な縮小効果が実現されている ことが分かった。



図 6-6 提案方式で設計したサイコロカウンタのレイアウト図

6-4. 積層型 SGT を用いた Fe-FET 順序回路設計例(9 種類の簡単な順序)

回路)
前章では新たに提案した多段積層縦型トランジスタを用いた順序回路としてサイコロカ ウンタ[3]につい述べ、従来の平面型 SGT を用いた場合と比較してパターン面積が約 15.2% に縮小できることを示した。本章では他に 8 種類(6-3 章の例を含めて合計 9 種類)の簡単 な順序回路の設計を行い、本方式により従来よりパターン面積がどれだけ縮小できるか見積 もった。表 6-1 に 9 種類の簡単な順序回路の構成を示す。合わせて表 6-2 にパターン面積 縮小効果を示す。

No	circuit name	SGT(NAND1)	SGT(NAND2)	wirings	minimum layer	FF
1	Vending M/C[4]	8	4	10	14	2
2	pattern matching[4]	5	2	8	12	2
3	R4[5]	11	2	14	20	3
4	state machine[5]	14	5	18	24	3
5	complex logic[4]	9	3	11	17	3
6	dice counter[3]	8	3	12	18	3
7	BCD counter[6]	7	3	13	21	4
8	Jhonson counter[2]	0	0	1	9	4
9	LIFO stack[5]	19	6	16	26	5

表 6-1 検討した順序回路の内訳

表 6-1 では FF の数が少ない順に順序回路を記述した。FF の数が多いほど配線数や1 段 目の NAND 論理 (NAND 論理 1) に使用される SGT 柱の数が多くなる傾向がある。また シリコン柱の数はいずれの回路でも NAND 論理 1 の方が NAND 論理 2 よりも多くなって いる。第 6-3 章で詳細に調べたサイコロカウンタ (表 6-1 の NO.6) は FF 数、配線数とも に表中では平均的な値を使っている。

		length(conv)		length(propo	osed)	pattern area		
No	circuit name	Vertical	horizontal	vertical	horizontal	conv.	proposed	pattern area ratio
1	Vending M/C[4]	70	77	28	36	5405	1008	18.60%
2	pattern matching[4]	68	64	28	26	4351	728	16.70%
3	R4[5]	82	130	28	50	10645	1400	13.20%
4	state machine[5]	94	158	28	64	14837	1792	12.10%
5	complex logic[4]	73	147	28	40	10760	1120	10.40%
6	dice counter[3]	73	96	28	38	7008	1064	15.20%
7	BCD counter[6]	79	128	28	48	10106	1344	13.30%
8	Jhonson counter[2]	42	128	14	48	5385	672	12.50%
9	LIFO stack[5]	88	160	28	70	14068	1960	13 90%

表 6-2 検討した順序回路でのパターン面積の比較

いずれの順序回路においても、提案方式の導入によりパターンの縦幅、横幅共に従来の平 面型の25~50%に縮小され、パターン面積は10~20%に大幅に縮小されることが分かる。 以上の結果により今回の提案方式は順序回路のパターン面積を縮小する方式として極めて 有効であることが分かる。次に表6-1と表6-2を元に以上の結果を配線数、FF数等を考慮 してさらに詳細に調べた。図 6-7 に各順序回路(図中にその番号を示す)の縦幅の従来方式と 提案方式の関係を示す。上述したようにいずれも縮小率は 25~50%になる。提案方式では 配線や FF 数に無関係に下限の長さである 28F以下に縮小することが出来ない。そのため 従来方式の縦幅が大きい順序回路ほど縦幅の縮小率が大きくなる。図 6-7 では順序回路4が 縮小率が最も大きく従来型の 29.8%になる。



図 6-8 各順序回路の配線数と従来方式の縦幅の関係

順序回路4が従来方式で縦幅がもっと大きいのは図 6-8 に示すように配線の本数が 18本 と最も多いためである。配線の本数が少なくなると縦幅も小さくなり提案方式導入による縮 小率も小さくなる(順序回路2では縮小率は従来の 41.2%にとどまる)。



図 6-9 各順序回路の横幅の縮小率の比較

図 6-9 に各順序回路(図中にその番号を示す)の横幅の従来方式と提案方式の関係を示す。 前述したようにいずれも縮小率は 25~50%になる。横幅は NAND 論理回路と FF の横幅 の大きい方の値で規定される。そのため配線数や FF 回路数が大きい順序回路ほど従来方式 でも提案方式でも横幅は大きくなり、その縮小率は図 6-7 の縦幅ほどばらつきは大きくない。 最も縮小されるのは順序回路 5 で従来型の 27.2%に、最も縮小効果が小さいのは順序回路 1 で従来型の 46.8%になる。





縦幅と横幅の積であらわされるパターン面積の縮小効果を図 6-10 に示す。どの順序回路 も提案方式の導入により従来方式の10~20%に縮小できる。縮小効果はパターン面積の 大きな順序回路の方が大きくなる傾向がある。更なる大規模回路では提案方式の有効性が更 に高まる事が期待される。



図 6-11 単位面積当たりの製造コストの積層層数依存性

表 6-3	検討した順序回路での新方式によるパターン面積の縮小効果、	製造コス	トの縮小
	効果		

No	pattern area ratio	minimum layer	cost ratio/area	cost ratio	cost
1	18.6%	14	1.831	0.341	1841
2	16.7%	12	1.737	0.290	1262
3	13.2%	20	2.119	0.280	2977
4	12.1%	24	2.314	0.280	4154
5	10.4%	17	1.974	0.205	2209
6	15.2%	18	2.022	0.307	2153
7	13.3%	21	2.167	0.288	2913
8	12.5%	9	1.597	0.200	1075
9	13.9%	26	2.413	0.335	4719

次に提案方式によるパターン面積の縮小結果(表 6-2、図 6-10)を用いて提案方式により 各順序回路の製造コストが従来の1層 SGT の場合と比較してどれくらい削減されたか製造 コスト比を見積もった。

1層のSGTの場合と比較して提案方式では多層に積層している為に同一の単位面積当た りの製造コストは高くなる。その見積もり結果を図 6-11 に示す。今回検討した順序回路で は10~30層程度の積層構造を使用するため、従来の1層構造の場合と比較して単位面積当 たりの製造コストは1.5~2.5倍程度に増加することが分かる。積層数が従来方式より10倍 以上大きいにも関わらず単位面積当たりの製造コストがあまり増加しないのが今回提案した方式の非常に優れた特徴である。図 6-11 の見積もりのため以下の仮定を用いている。過 去の研究より以下の(6-1)式で N 層積層した時の 1 層の時とのコスト比が見積もられる事が 知られている[7]。

Cost ratio per unit area= $K(1.12+0.04N)/Y^{(1.12+0.04N)}$ (6-1)

(1.12+0.04N)は N 層積層した時の工程数、1.12 のうち1は1層での工程数、0.12 は2層 以上積層するために必要な工程数、0.04 は1層増加するごとに増える工程数に対応してい る。また Y は1層の時の歩留まり、K は比例定数を示す。本提案では製造技術として大容 量積層型メモリに使用されている多段積層縦型トランジスタ技術を用いている。そのため (6-1)式の1層あたりの歩留まり Y は現在の積層型 NAND メモリで使用している値を用いる 必要がある。一般に積層型 NAND メモリのビットコストは以下の(6-2)式であらわされる。

ビットコスト=K' $(1+0.04N)/(NY^{(1+0.04N)})$ (6-2)

(6-2)式よりビットコストを最小にする積層数が存在することが特徴である。現在製品で用いられている積層数Nは64層でありその時の1層あたりの歩留まりYは90~95%の値になる。そこで本提案でもYの値は積層型メモリと同じ値95%を用いた。

また歩留まりを決定する要因としてトランジスタ部分の不良とメタル配線の欠陥が考え られるが、本論文では注目しているトランジスタ部分の不良のみを考慮した歩留まりを用い ている。

図 6-11 で得られた単位面積当たりの製造コスト比と図 6-10 で得られた提案方式によるパ ターン面積比の積の形で提案方式導入による従来の 1 層構成に対する製造コスト比を求め た。その結果を表 6-3 に示す。表 6-3 で cost ratio が製造コスト比を示している。提案方式 によるパターン面積の縮小効果が積層化によるコスト増加より大きいため、製造コスト比は いずれの順序回路でも従来方式の 1/3 程度に低減できることが分かった。

また提案方式を用いた各種順序回路のコストを表 6-3の最後の項目として示した。9番目 の順序回路が最もコストが高いのは配線数とFF数(5個)が最も大きく最も回路規模が大 きいためである。従来の1層のSGTを用いた方式では回路構成や配線構造に汎用性が無い 為いわゆる論理の再構成は出来ない。それに対し本提案では回路構成や配線構造はFe-FET への書き込みによって行われるので表内で最も規模の大きい9番目の順序回路を提案方式 を用いれば、Fe-FETへの書き込み内容を変更することにより、より規模の小さい順序回路 1~8を実現する論理の再構成が可能になる。提案方式では今回解析した1~9の順序回路 以外の構成の論理でも、順序回路9のコストで実現可能であり、将来の再構成可能論理とし て非常に有望である。

6-5. 結論

大容量積層型 NAND メモリに使用されている多段積層縦型トランジスタ構造を用いた積 層型 Fe-FET 順序回路を新たに考案した。積層型 Fe-FET 順序回路は、従来提案されている 組み合わせ回路を実現するための積層型 Fe-FET NAND/NAND アレイと新たに提案した 積層型 Fe-FET 型フリップフロップを組み合わせることにより今回初めて実現する事が出 来た。新たな提案の有効性を 9 種類の簡単な順序回路で見積もった結果、パターン面積は従 来の 1 層型 SGT を用いた場合と比較して約 10~20%に大幅に縮小出来ることが分かった。 またその製造コストは 10~30 層程度積層することにより、従来の 1 層の場合と比較して 1 /3 に大幅に縮小出来る。更に提案方式は通常のシステム LSI のみならず再構成可能な論理 の実現にも極めて有効であることを示した。本提案によりトランジスタの微細化を行うこと なく再構成可能論理を含むロジック LSI の大容量化、低コスト化、高速化を今後も継続的 に実現できる可能性がある。

本論文は新提案の方式の概念的なアーキテクチャレベルの記述にとどまっており回路シ ミュレーションなどによる技術検証が行われていない。そのため実際のロジック LSI レベ ルでの実現可能性については、今後 Fe-FET の実測データに基づく回路シミュレーションの 検討が必要になる。その結果、NAND 論理の動作の安定性が十分に確保できない場合 CMOS 回路の導入等が必要になると予想される。

第6章の参考文献

[1]J. Rabaey, "Digital Integrated Circuit (2nd edition)", Printice Hall, 1996.

[2] 浅野、"ディジタル回路演習ノート"コロナ社 2001年

[3]相磯編、"デジタル回路"オーム社

[4] 坂井、"論理回路入門" 培風館 2003 年

[5]J. Hayes, "Digital Logic Design", Addison Wesley, 1994.

[6] 房岡、小柳"論理回路"昭晃堂 2009 年

[7]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell," Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

[8]末吉、天野編"リコンフィギュラブルシステム"オーム社 2005年

[9] 横田智広, 渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET 順序回路の提案." 電子情報通信学会論文誌 C, vol.J99-C, no.7, pp.338-346, 2016.

[10]"(新技術)平面型トランジスタの微細化限界を克服する新システムLSI用順序回路の設計法提案、 湘南工科大学" 電波新聞 2016 年 7 月 21 日第 14-15 面

[11] "(新技術) 3 次元型NAND フラッシュメモリーの製造技術を利用、高速・低コストシステムLS
I 設計法を提案、 湘南工科大学"電波新聞 2016 年 10 月 20 日第 14 面

[12] "製造コスト30%以下に:システムLSI回路設計 縦型トランジスタ積層"日刊工業新聞2017年2月24日 第25面

7. 積層型 SGT を用いた組合せ回路とその評価結果用メモリを積層

した順序回路

7-1. 序論

第5章、第6章で提案されたのが多段積層縦型トランジスタ構造を用いた Fe-FET 順序 回路アレイである[1] [2]。図 7-1(A)にその基本構成を示す。組み合わせ回路を NAND logic 部分で評価/計算し、その結果を入力として次段のフリップフロップ回路(FF circuit)に記 憶する。図 7-1(A)は現時点で提案されている唯一つの積層型 F F で、4 個のNAND回路を 組みあわせて FF を実現している。NANDlogic 部分とフリップフロップ回路はいずれも異な るシリコン柱に形成された直列接続された Fe-FET (強誘電体トランジスタ)で構成される。 任意の回路を実現するために論理に関係しない Fe-FET にプログラムを行い入力信号に依 存しない通過トランジスタとする(図内で通過トランジスタは丸で囲っている。閾値電圧は -1V になる)。この方式を用いるとロジック LSI を構成する順序回路を現在製品化が進めら れている 3D NAND フラッシュメモリの製造技術を用いて低コストで実現することができ る。



図 7-1 積層型 Fe-FET 順序回路、(A)従来例、(B)最も簡略な提案方式

フリップフロップ回路では図中に示すように不揮発性の Fe-FET を用いて揮発情報を記 憶する。そのため不揮発性の素子を使っているにもかかわらずフリップフロップ回路で不揮 発ではない揮発の情報しか記億出来ない問題点がある。更に組み合わせ回路とフリップフロ ップ回路を異なるシリコン柱を用いて構成するため、パターン面積が大きくなる問題がある。 本論文では以上の問題点を解決する 3D NAND フラッシュメモリの製造技術を用いた組み 合わせ回路とその評価/計算結果の記億用メモリ素子を縦方向に積層した不揮発性順序回路 を提案する((図 7-1 (B)が最も簡略な例)。(本論文の検討では将来の FF が図 7-1 (A) の方 式より改良され。シリコン柱数が最小の1個で実現される場合を想定している。そのため口 述する本方式導入によるパターン面積と製造コストの低減効果は最も小さいケースとなる。 この件に関しては7-3章の最後に記述する。)

本論文は以下のように構成される。第7-2章では4種類の提案方式について、第7-3章で はそれらの製造コスト、動作速度、コストパーフォーマンスを従来方式と比較する形で述べ、 第7-4章を結論とする。

7-2.4種類の提案方式の構成

図 7-2 に最も簡略な提案方式を示す(左上は構成、右上はフロチャート、下はタイミング 図)。従来の積層型順序回路(図 7-1 (A))はフリップフロップ回路は組み合わせ回路と異 なるシリコン柱に形成されていた。それに対して本方式では同じシリコン柱に組み合わせ回 路の上部に従来のフリップフロップ回路に対応する評価/計算結果の記憶素子を積層し、1 個の Fe-FET を用いて情報を記憶する。そのため従来揮発性だったフリップフロップ回路を 不揮発で実現できる特徴が有る。更に従来の積層型に比較して回路を構成するシリコン柱の 数を約半分に低減出来、その結果製造コストも半減出来る特徴がある。

図 7-2 下図にその動作タイミングを示す。最初に組み合わせ回路のプログラムと記億用メ モリ素子の Erase を行う。その時はまず組み合わせ回路を構成する Fe-FET の中で通常の 論理として使用する Fe-FET のプログラムと記億用メモリ素子の消去を行うため、選択した シリコン柱の基板の電圧を高電圧(+10V)、通常の論理として使用する Fe-FET と記億用 メモリ素子のゲート電圧を OV にする。その結果、通常の論理として使用する Fe-FET と記 億用メモリ素子の閾値電圧は+0.2Vになる。次に通過用 Fe-FET にプログラムするため、 通過用 Fe-FET のゲートに高電圧(+10V)選択したシリコン柱の基板には 0V を印加して 閾値電圧を-1V にする。その後回路全体をプリチャージする(出力は 1V までプリチャージ される)。次に予めプログラムされている組み合わせ回路の評価/計算を行うための Read 動 作を行う (0V あるいは 1V の評価結果が出力に出る)。 次にその評価/計算結果を上部の記億 用メモリ素子に記憶(プログラム)する。結果を記憶させるためには、Fe-FET のチャネル とゲートの間に 10V 程度の高電圧を印加する必要がある。Read 動作で得られた評価/計算 結果が 0V の場合には、記億用メモリ素子へのプログラム動作の際に高電圧駆動の負荷回路 が活性化されても、組み合わせ回路がオン状態なため、出力電圧はほぼ 0V に保持される。 その結果記億用メモリ素子へのプログラム動作時に記億用メモリ素子のゲートに接続され るWLを高電圧の 10V にすると、Fe-FET のゲートとチャネルの間に 10V 近い高電圧が印 加され、記億用メモリ素子の閾値が下がる(Fe-FETの閾値電圧が当初の 0.2 Vから-1V 変 化する)。一方 Read 動作で得られた評価/計算結果が 1V の場合には、組み合わせ回路がオ フ状態なため、負荷回路が活性化された際にその電源電圧である 5V まで出力が充電される。 その結果WLが10Vになっても、Fe-FETのゲートとチャネル間の電圧は10V-5V=5Vと低 い為、記億用メモリ素子の閾値電圧は変化しない(Fe-FET の閾値電圧は当初の 0.2Vから 変化しない)。以上のように組み合わせ回路の評価/計算結果が自動的に不揮発な記億用メモ



図 7-2 提案した最も簡略な積層型 Fe-FET 順序回路

リに記憶される。(プログラム時の貫通電流による電力消費を防ぐ必要がある場合には、VPP の電圧を直流でなくパルス信号に変更する)。

図 7-2 の簡略方式は従来方式と比較してパターン面積は 50%程度に縮小できるがその縮 小率は余り大きくない。例えば独立したタイミングで動作する 16 種類の組み合わせ回路を 実現するためには少なくとも 16 種類のシリコン柱が必要になる。それに対して全体のプロ グラムにかかる時間は若干増加するがシリコン柱の数を 16 分の 1 の 1 種類にすることによ りパターン面積を 16 分の 1 に縮小できる複数の組み合わせ回路及びその記億用メモリを共 有する方式(以下共有方式と略す)を考案した(図 7-3)。図 7-3 のフロチャートに示すよ うに、毎回必要な組み合わせ回路の構成を NAND logic i に予めプログラムする。タイミン グ図ではiサイクル目の動作を示している。



図 7-3 提案した共有積層型 Fe-FET 順序回路(タイミング図はiサイクル目の動作を示す)

図 7-2 の簡略方式と比較して毎回必要な内容を NAND logic i にプログラムするためプロ グラムに必要な時間は増加するがパターン面積と製造コストは大幅に低減できる(N個の組 み合わせ回路で構成されている順序回路では 1/N に出来る)。プログラム時間が READ 時間 と同程度に高速な場合には本方式の時間増加の欠点は低減される(詳細は第 7-3 章で述べ



図 7-4 提案した階層積層型 Fe-FET 順序回路

図 7-3 の共有方式では毎回組み合わせ回路のプログラムを行っていたためにプログラム 時間が長くなる問題がある。その欠点を克服して複数の組み合わせ回路に同時にプログラム を行いプログラム時間の低減を行うのが複数の組み合わせ回路及びその記億用メモリを縦 方向に階層的に積層する方式(以下階層積層方式と略す)である(図 7-4)。階層積層方式 を用いると階層積層していない簡略、共有方式と比較して工程数増加のため単位シリコン柱 当たりの製造コストは増加するがその効果は非常に小さい。これは現在 3D NAND フラッ シュメモリで使用されている低コスト製造技術(BiCS技術等)を使用しているためであ る。

初めに縦方向に積層した複数の組み合わせ回路に同時にプログラムを行い、その後N個の 組み合わせ回路を順番に評価/計算し、その結果を記憶用メモリに記憶する。積層積層する 組み合わせ回路の数の増加に伴いR e a d時間が増加する欠点があるが[3][4]、Read時間に 比べてプログラム時間が非常に長い場合に有効な方式である(フラッシュメモリでは 1000 ~10000倍の差がある。詳細は第3章で述べる)。

図 7-4 の階層積層型を隣接したシリコン柱間で共有するのが共有階層積層方式である。この方式は、改装積層以上のパターン面積と製造コストの低減を実現するために考案されたもので、N 個の改装積層方式の順序回路をプログラムしなければならず、プログラム時間等は長くなるもののパターン面積、製造コストは大幅に低減できる(詳細は第 7-3 章で述べる)。

7-3. 各提案方式の性能の比較

本章では前章で述べた4種類の新方式と従来方式を製造コスト、性能(サイクル時間で評価)、コストパーフォーマンスに対応する(製造コスト)*(サイクル時間)で評価、比較した。

製造コストはパターン面積と工程数に比例し、歩留りに反比例する[4]-[6]。そこでまず N個の順序回路を実現するために必要なパターン面積を見積もった。簡略方式では従来の 1/2、共有方式と階層積層方式では1/2N、共有階層積層方式では1/2N²、になる(階層積 層される順序回路の数はNで有ると仮定している)。次に以上で得られたパターン面積に工 程数を乗算し歩留りで割り製造コストを求めた。歩留りは平面型 Fe-FET で製造した時の歩 留りが 95%になる値を用いた[4]。これは 3D の NAND 型フラッシュメモリの積層数が 128 層の時にその製造コストが最小になる値である。図 7-5 に求められた製造コストの順序回路 数N依存性を示す。従来方式(図中の CONV に対応)と比較して簡略方式(図中の SIMPLE に対応)、共有方式(図中の SHARED に対応)と複雑な提案方式を導入するに従いパターン面 積の縮小による大幅な製造コストの低減が可能になることが分かる。(図中では



階層積層方式は hierarchical、共有階層積層方式は shared hierarchical に対応する。この 対応関係は図 7-6、7-7 でも同様である)階層積層すると後述するサイクル時間の削減には 効果的だが工程数の増加等により単純に製造コスト削減にはつながらない場合が有る。

次に性能の指標になるN個の順序回路が動作するのに必要なサイクル時間を見積もった。 図 7-2~7-4に示すように、サイクル時間はプログラム時間もしくは Erase 時間(Tprogram)、 プリチャージ時間(Tprecharge)、評価/計算時間(Tread)から構成されている。これらの時間 の大小関係は順序回路の構成、順序回路を形成するトランジスタの物理的・電気的特性によ って大きく影響される。ここでは階層積層する場合の縦方向の評価/計算時間増加[4]と、ト ランジスタの書き込みにかかる時間と読み出しにかかる時間の比のみを考慮した。前者は一 般的に積層している順序回路数 N の 2 乗に比例する。後者は高速な理想的な場合比は 1、 書き込み時間が非常に長いフラッシュメモリのような場合比は 1000~10000 程度になる[7] [8]。従来方式及び今回提案した 4 方式のサイクル時間は以下(7-1)-(7-5)式のように求められ る。

Tcycle (従来) =2Tprogram+2N Tread(1)+N Tprecharge (7-1)

Tcycle (簡略) =3Tprogram+N Tread(1)+N Tprecharge (7-2)

Tcycle (共有) =3NTprogram+N Tread(1)+N Tprecharge (7-3)

Tcycle (階層積層) =3Tprogram+N Tread(N)+N Tprecharge (7-4)

Tcycle (共有階層積層) =(2+N)Tprogram+N Tread(N) +N Tprecharge (7-5)

ここで簡略方式(図 7-2)で NAND logic のプログラム時間と Erase 時間と memory の プログラム時間が等しいとして合計 3Tprogram、1 個の NAND logic の precharge 時間を Tprecharge、read 時間を Tread (1)とし、N 個の順序回路が順番に動作するための 1 個 の場合の N 倍時間がかかる N Tread(1)+N Tprecharge として求めた((7-2) 式)。

それに対して従来方式では、簡略方式と比較して Memory のプログラム時間が不要だが、 NAND logic 以外に FF の read 時間が余分に必要になる((7-1)式)。共有方式(図 7-3) では、N 個必要な組み合わせ回路を NAND logic にプログラム(及び erase、memory への プログラム)する必要がある。そのための簡略方式の 3Tprogram の項が(7-3)式で示すよう に 3N Tprogram になる。

一方階層積層方式(図 7-4)では、1 回で必要な組み合わせ回路を N 段に積層された NAND logic にプログラムできるため、共有方式の 3N Tprogram の項が、3Tprogram に低減できる。ただし N 段積層されるため、積層改装構造以上にサイクル時間が増加する((7-5)式)。

ここで Tread(1)は順序回路が 1 段の場合の、Tread(N)は順序回路がN段の場合の評価/ 計算時間を示し、前述したように、Tread(N)=N 2 Tread(1) になる。また簡略化のため Tread(1)=Tprecharge と仮定した。次に Tprogram と Tread(1)の比をパラメータとして サイクル時間 Tcycle の順序回路数N依存性を各方式で比較した。その結果を図 7-6(A)-(E) に示す。それぞれ Tprogram と Tread(1)の比が 1 倍、100 倍、1000 倍、10000 倍の



図 7-6 サイクル時間の比較

トランジスタへのプログラム時間と1段の評価/計算時間が同じ(A)の場合は、簡易方式が 従来方式より早く、共有方式は従来方式より若干遅くなる。3方式の差は小さい。それに対 し、従来方式と比較して階層積層方式はNの増加に伴いかなり遅くなる。階層方式が遅くな るのは階層積層化により評価/計算時間が大幅に増加するためである。プログラム時間が 1 段の評価/計算時間と比較して(B)(C)(D)(E)と遅くなるに従い、階層積層方式の読み出し時間 の大きさが大きなプログラム時間のために目立たなくなる。その結果トランジスタへのプロ グラム時間と1段の評価/計算時間が 10000 倍異なる(E)の場合は、簡易方式が従来方式は(A) の時同様ほぼ同じだが、それらとほぼ同様のサイクル時間になるのは階層積層方式である。



図7-7(製造コスト)*(サイクル時間)の比較

これは階層積層方式では N 個の順序回路で長い書き込み時間を並列処理により短縮させている為である。 次に各方式でコストパーフォーマンスに対応する(製造コスト)*(サイクル時間)を求めた。図 7-5 と図 7-6 の対応する値を乗算することにより値が計算される(図 7-7)。

トランジスタへのプログラム時間と1段の評価/計算時間が同じ(A)の場合は、大部分の提 案方式で従来方式よりコストパーフォーマンスが良くなる。特に共有方式は従来方式よりサ イクル時間を犠牲にせず大幅に製造コストを低減できるために有効である。例えば N=16 の場合には、従来例と比較してコストパーフォーマンスは 20.8 倍に出来る。簡略方式でも 従来例の 2.7 倍の十分なコストパーフォーマンスが得られる。一方トランジスタへのプログ ラム時間と1段の評価/計算時間が 10000 倍異なる(E)の場合は、全ての提案方式で従来方式 よりコストパーフォーマンスが良くなる。特に階層構造を用いた階層積層方式と共有階層積 層方式は、従来方式よりサイクル時間を余り犠牲にせず大幅に製造コストを低減できるため に有効である。例えば N=16 の場合には、従来例と比較してコストパーフォーマンスは階層 積層方式で 3.8 倍、共有階層積層方式で 18.3 倍に出来る。以上の検討結果を N=16 の場合 を例として図 7-8 に提案方式によるコストパーフォーマンスの増加効果としてまとめた。



Tprogram=10000Tread(1)

図 7-8 提案方式によるコストパーフォンマンス増加 (順序回路数 N=16 の場合)

7-4. 結論

3D NAND フラッシュメモリの製造技術を用いた組み合わせ回路とその評価結果用メモ リを縦方向に積層した不揮発性順序回路を新たに提案した。提案方式により従来組み合わせ 回路と別のシリコン柱で形成されていたフリップフロップ回路を、同一シリコン柱で組み合 わせ回路の上に積層された1個の Fe-FET で形成できる特徴がある。そのため従来よりパタ ーン面積や製造コストを低減出来、従来揮発性だった評価結果用メモリを不揮発にできる。 提案方式として、簡略型、組み合わせ回路を逐次プログラムする共有積層型、複数の組み合 わせ回路を積層した階層積層型、共有積層型と階層積層型を組み合わせた共有階層積層型の 4種類を考案し、それぞれのコストパーフォーマンスを比較した。製造コストとサイクル時 間の積でコストパーフォーマンスを評価した場合、Fe-FET のプログラム時間と読み出し時 間が同じ場合には、共有積層型により従来方式と比較してコストパーフォーマンスは 20.8 倍に出来、Fe-FET のプログラム時間が読み出し時間と比較して非常に長い(10000倍)場 合には、共有階層積層型によりコストパーフォーマンスを 18.3 倍に増加出来ることが分か った(16種類の順序回路の場合)。提案方式は低コストで高速な不揮発性順序回路の候補と して非常に有望である。

第7章の参考文献

[1]横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電子情報通信学会論文誌 C, vol.J99-C, no.4, pp.150-159, 2016.

[2]横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET 順序回路の提案." 電子情報通信学会論文誌 C, vol.J99-C, no.7, pp.338-346, 2016.

[3]玉井翔人、佐藤匠,渡辺重佳, "縦型トランジスタ構造を用いた積層型 Fe-FET NOR/NOR アレーの 提案とその組み合わせ論理回路への適用検討."電子情報通信学会論文誌 C, vol.J99-C, no.11, pp.550-563, 2016.

[4] 横田智広,渡辺重佳, "縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの 提案とそのロジック LSI への適用検討."電気学会論文誌 C, 2017 年 5 月号に掲載予定。

[5]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell," Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

[6]加藤翔、渡辺重佳、"積層方式 Chain 構造 PRAM の設計法、"電気学会論文誌 C, Vol.133, No.5, pp.937-946, 2013.

[7]J.E Brewer and M. Gill, "Nonvolatile memory technology with emphasis on flash," Wiley inter-science, 2008.

[8]T. Kawahara and H. Mizuno, "Green computing with emerging

[9] 横田智広, 渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた Fe-FET 型組合せ回路とそ

の評価結果用メモリを積層した不揮発性順序回路の提案."電子情報通信学会論文誌 C, vol.J100-C, no.10, pp.510-518, 2017.

8. SGT を用いた積層型 CMOS NAND/NOR 回路

8-1. 序論

第4~7章で示した方式では図 8-1 (a) に示すように負荷には nMOS を用いたいわゆる ダイナミック回路を使用している。ダイナミック回路は低コスト化できる反面、ノイズ耐性 が少なく、出力電圧が十分出ないため低電力化、低消費電力化に適しておらず独自の設計法 が必要になる等の問題点が有った。

本章ではこれらの問題点を解決する縦型垂直積層トランジスタによる CMOS NAND/NOR 回路(以後、今回提案方式と略す)を提案する。そしてそのパターン面積(シリコン柱の数に対応)と単位面積当たりの製造コストを従来方式と比較する。



図.8-1 NAND 回路の回路図、(a)従来提案したダイナミック回路方式、(b) 今回提案する CMOS 回路方式、(c)従来の1層型回路方式

8-2. 積層型 CMOS NAND/NOR 回路

図 8-1(b)に今回提案する CMOS NAND 回路(4 入力)を従来の 1 層型回路方式[1]-[4](図 8-1(c)、以後従来 1 層方式と略す)と比較して示す。図 8-1(a)と(b)に示すように nMOS 部分 は同じ直列接続で実現される。一方、図 8-1(c)は 1 層構造のため SGT(シリコン柱)4 個分の 面積が必要になるのに対し、図 8-1(b)は 4 層積層構造のためシリコン柱 1 個で実現出来、パ ターン面積が図 8-1(C)の 1/4 に縮小できる。一方 pMOS 部分には図 8-1(c)では、並列に接続された 4 個の SGT で実現されるのに対し、図 8-1(b)では nMOS 同様 4 段に直列接続され た構成を 4 個並列に接続して実現する。これは積層した提案方式では積層して直列接続され たトランジスタを基本単位として回路を実現するためである。この点がトランジスタ 1 個を 基本単位とする従来方式との異なる特徴となる。4 個直列接続されたトランジスタのうち論 理実現のために必要な1個のトランジスタ以外の3個のトランジスタは論理に無関係な通過 するいわゆる通過型トランジスタとして使用する。図 8-1(b)で通過型トランジスタは〇で 囲んで示している。4 個の4段に積層した pMOS は4 個のシリコン柱で実現され、これは 図 8-1(c)の場合と同様である。

図 8-2 に nMOS と pMOS の Program、Erase 法を示す。論理を実現するために必要なト ランジスタはエンハンスメント型にする(しきい値電圧は nMOS は+0.2V、pMOS は-0.2V)。 通過用トランジスタはデプレッション型にする(しきい値電圧は nMOS は-1.0V、pMOS は +1.0V)。トランジスタの基板とゲート間に高電圧をかけ強誘電体の分極を反転してエンハン スメント型をデプレッション型に(Program)、もしくは(Erase)にいわゆる書込みを行う。 (nMOS の Pragram/Erase 法に関しては第3章で示されている。pMOS に関しては本章で 初めて提案した)。



図.8-2 n MOS と p MOS の program erase 方式

今回の提案方式を用いれば CMOS NAND 回路のみならず CMOS NOR 回路も実現でき る(図 8-3)。NAND 回路では pMOS 部分に 4 段に直列接続された構成を 4 個並列に接続し て使用するのに対し、NOR 回路では図 8-3(a)に示すように nMOS 部分に同じ構成を使用す る。論理実現に不必要なトランジスタはあらかじめ Program して通過型トランジスタとす る。

8-3. パターン面積の比較

図 8-4 に従来の1 層型と今回提案した積層型の CMOS NAND/NOR 回路の入力数(n)とシ リコン柱の数(パターン面積に対応、1 個のシリコン柱の面積は4 F2(F はデザインルール)) の関係を示す。

従来の1層 CMOS では2n 個の SGT が必要なためシリコン柱は2n 個必要になる。一方 提案 CMOS 方式では(n+1)個のn段に直列接続したトランジスタが必要になり、シリコン柱 の数は(n+1)個と従来の約50%に減らすことが出来る。このパターン面積の低減効果が製造 コストの低減につながる。(ダイナミック回路の例を参考のために図8-4 に合わせて示す。 ダイナミック回路は入力数に無関係にシリコン柱の数を2個に減らせられる特徴がある)。



図 8-3 NOR 回路の回路図、(a) 今回提案する CMOS 回路方式、(b)従来の1 層型回路方式



図.8-4 各方式でのシリコン柱の数(パターン面積)の比較

8-4. 単位面積当たりの製造コストの比較

前章の検討により、今回の提案方式により従来の1層方式に比較して約50%にパターン 面積が縮小されることが分かった。それに対して今回の提案方式では、従来の提案方式(n MOS型)と比較して CMOS プロセスを用いるため工程数が増加する。後述するように工 程数の増加に伴い単位面積当たりの製造コストが増加するため、両者の製造工程の比較を行 った(図 8-5、(a)従来の提案方式、(b)今回の提案方式)。CMOS ではn MOS 以外に PMOS も作成する必要があるので n MOS と PMOS を個別に作成するためのマスク工程(2工程) と PMOS 用 N 型基板形成工程及び P+拡散層形成工程の合計 4 工程が新たに必要になる。

次に図 8-5の結果を元に積層化により単位面積当たりの製造コストがどれだけ増加する かを今回と従来の提案方式で見積もった。過去の研究より従来の提案方式では、以下の(8-1) 式でN層積層化した時の1層の時とのコスト比が見積もられる事が知られている(通常積層数が大きい場合で示される式が使用されているが、今回は積層数が比較的小さい場合も考慮した以下の(8-1)式を用いた)。

Cost ratio= $K(1.12+0.04(N-1))/Y^{(1.12+0.04(N-1))}$ (8-1)

(1.12+0.04(N-1))は N 層積層した時の工程数、1.12 のうち1は1層での工程数、0.12 は2 層以上積層するために必要な工程数、0.04 は1層増加するごとに増える工程数に対応して いる。またYは1層の時の歩留まり、K は比例定数を示す。現在製品化が進められている 積層型 NAND フラッシュメモリでは 64 層が想定されているが[5]、その場合の Y=90%で1 ビット当たりのビットコストは最小になる。そこで今後の見積もりでは Y=90%として見積 もった。

一方今回提案した CMOS 方式では前述したように n MOS 方式と比較して 4 工程余分な 工程が必要になる。本論文では 1 工程当たり全体の 2%に当たる 0.02 だけ工程数が増加す ると仮定している。そのため(8-1)式で 1.12 の項は 1.12+0.02*4=0.20 とすると、以下の(8-2) 式で求められる。

Cost ratio= $K(1.20+0.04(N-1))/Y^{(1.20+0.04(N-1))}$ (8-2)



図.8-5 製造工程の比較 (a)従来提案した n MOS を用いた方式、(b)今回提案する CMOS 回 路方式、

(8-1),(8-2)を用いた単位面積当たりの製造コストの積層数依存性を図 8-6 に示す。図 8-6 に示すように CMOS 方式の導入による単位面積当たりの製造コストの増加は小さく、 N=4 の場合増加率は 1.52/1.41=7%、N=32 の場合は 3.03/3.16=4%に抑えられ、積層数が 大きいほど増加率が小さくなる事が分かる。



図.8-6 単位面積当たりの製造コストの比較

8-5. 結論

表 8-1 検討結果のまとめ

	propo	conventional (1 layer)	
	Dynamic	CMOS	CMOS
patern area	2	N+1	2N
cost unit per unit area	$1.41(N=4) \sim 3.03(N=32)$	1.52(N=4)~3.16(N=32)	1
		low poer	
feature	low cost	stable operation	current design scheme
		almost current design scheme	

表 8-1 に以上の検討結果をまとめた。今回の提案方式の導入により従来の1層方式と比較 してパターン面積を約 50%に縮小できる。単位面積当たりの製造コストの増加は従来の提 案方式と比較して 4~7%に抑えられる。また CMOS 方式の導入により、従来のn MOS の 提案方式と比較して、低電力で安定動作を実現でき、その設計法に関しては従来の1層型の 設計資産を活用できる特徴がある。

第8章の参考文献

[1]H. Takato et al., "Impact of SGT for ultra - high density LSIs", IEEE Trans. Electron Devices, vol. 38, pp. 573 - 578, 1991.

[2]S. Watanabe et al., "A novel circuit technology with surrounding gate transistors (SGTs) for ultra high density DRAMs", IEEE J. Solid-State Circuits, vol.30, no.9, pp.960-95-1995.

[3] 横田智広、渡辺重佳 "SGTによるシステムLSIのパターン面積縮小効果の検討"電子情報通信 学会 C, Vol.J92-C, No.9, pp.537-539, 2009

[4]T. Yokota and S. Watanabe, "Analysis of pattern area reduction for logic circuit and system LSI with SGT," Contemporary Engineering Sciences, to be published in 2015.

[5]"東芝がフラッシュ構造を一新、18 年度に 90%超えを 3 次元に" 日経エレクトロニクス 9 月号 2016 年

[6] 横田智広, 渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた縦型垂直積層トランジスタ によって構成された CMOS NAND/NOR 回路の提案."電子情報通信学会論文誌 C, vol.J100⁻C, no.4, pp.168-173, 2017.

9. SGT を用いた積層型論理回路の高速化及び高機能化

9-1. 序論

第3~8章では低コストな積層型論理回路を実現する方法に関して説明した。本章では高速性能な積層型論理回路を実現する2方式(4-2:並列処理方式、9-3:横 NAND 方式)および高機能化について述べる。

9-2.シリコン柱内の並列処理による高速化

9-2-1. 序論

第 3~8章で述べた方式ではシリコン柱の上部から 1 個のコンタクトを形成して出力を 上部に取り出す 3 D NAND フラッシュメモリ固有の製造技術を仮定している。そのため 1 個のシリコン柱を用いて実現できる論理は 1 種類に限定される。つまり従来方式では 1 個 のシリコン柱内で複数個の論理を同時に実現することが出来ない欠点が有った。そのため従 来方式では 1 個のシリコン柱内で並列処理できず、安価な積層型論理回路は実現できるも のの並列処理による高速な積層型論理回路は実現できない問題が有った。

本章ではこの問題を解決する 1 個のシリコン柱内で同時に並列処理可能な積層型論理回路を提案する(以後提案方式と略す)。提案方式では 1 個のシリコン柱内での並列処理を実現するため、1 個のシリコン柱を複数個のブロックに分割し、各ブロックで同時に実現した異なる論理の出力をまず横方向の配線と接続し、次にそれを縦方向の配線につなぎ換えて上部に出力する。この方式を用いると、1 個のシリコン柱内で複数のブロックで同時に異なる論理演算が実現でき、その結果従来方式では実現不可能だった並列処理が実現できる。この提案方式を実現するためには、従来の3D NAND フラッシュメモリの製造技術を 2 点で改良する必要がある。(1 点目は Fe-FET 及び縦方向配線に用いるトレンチを異なる深さで実現する製造プロセスであり、2 点目は各ブロックから横方向に出力を引出す配線及びその配線を縦方向の配線につなぎ換える製造プロセスである)。

本章は以下のように構成される。第9-2-2章では製造プロセス、動作速度、コストパーフ オーマンスを検討した従来及び提案方式の構成について述べ、第9-2-3章では提案方式の製 造プロセスについて述べ、第9-2-4章では従来及び提案方式の製造コストとコストパーフォ ーマンスについて述べ、第9-2-5章を結論とする。

9-2-2.検討した従来及び提案方式

図 9・2・1 (a)~(e)に今回検討した方式を示す。図 9・2・1(a)は先ほど第3章で示した方式で k 個の入力が入る論理回路を示す。図で右側は回路図、左側は模式図を示す。この方式を実現 するためには k 層積層すると仮定する。この方式単独では前章で述べたように並列処理は 実現できない。(b)(C)は(a)を基本としてこれを並列に並べることにより並列処理をする 場合を想定する(従来方式による並列処理。複数個n個のシリコン柱を使用)。図 9・2・1(b) は(a)の方式を n 個横に並べ並列処理をする場合を示す。(a)と比較して最大で n 倍高速化 されるが、パターン面積は n 倍になるため製造コストも n 倍になる。積層数は(a)と同じ k 層を用いる。図 9・2・1(c)は(b)の積層数を n 倍の nk層にした場合を示す。積層数が大き いほど低コスト出来る場合はコスト的に(b)より安くできる可能性がある[1]。一方図 9・2・1(d)(e)は提案方式で 1 個のシリコン柱内で並列処理できる。図 9・2・1(d)は(a)の方式を 縦方向に n 個積層して n 個のブロックを形成し並列処理する場合を示す。(b)と同じ高速 性能を比較的低コストで実現できる可能性がある。ただし出力を上部に取り出すための縦方 向の配線のパターン面積が新たに必要になるためその見積もりが非常に重要になる。(d)の 方式を改良し、縦方向の配線を複数個のシリコン柱で共有することにより縦方向の配線数の シリコン柱数に対する割合を減らしたのが(e)方式である。詳細は次章で説明する。



図 9-2-1 今回検討した従来及び提案方式

9-2-3.提案方式の製造方法

今回提案した図 9-2-1(d)(e)の方式を実現するためには、従来の図 9-2-1(b)(c)とは異なる新 たな製造方法が必要になる。新しい製造法を従来の図 9-2-1(c)の方式と比較する形で示す。 図 9-2-3 に従来の図 9-2-1(c)の方式の製造法を示す。図 9-2-2(a)~(d)は工程断面図、(e)は 対応する回路図である。初めに図 9-2-2(a)に示すように 8 入力で 8 層積層する場合を考え る。まず図 9-2-2(a)に示すようにゲート材料と層間絶縁膜を交互に 8 層積層する。次に Fe-FET を構成するために GND までにトレンチの穴を形成する (図 9-2-2(b))。次にトレ ンチの側壁部分に強誘電体膜を形成する(図 9-2-2(c))。最後に P 型シリコンを埋め込む (図 9-2-2(d))。これは現在の 3 D NAND フラッシュメモリの製造プロセスに対応する。次に図 9-2-1(d)に示すように 4 入力の積層型論理回路を複数個縦方向に積層した提案方式を考え る。まず図 9-2-4(a)に示すようにゲート材料と層間絶縁膜だけでなく出力 1,2 を積層する

(n=2 を想定)。積層数は図 9-2-2 (a) に比較して増加し、製造工程も若干複雑になる。 Output1,2 に関しては、ゲート材料とは異なるフォトエッチングプロセスを行い、横方向 の出力配線を形成する。次に Fe-FET だけでなく上部への接続線を形成するためにトレン チの穴を形成する(図 9-2-4(b))。Fe-FET を形成するトレンチは一番下の GND まで、出力 2 の縦の接続線を形成するためのトレンチは横に走る出力 2 信号線まで、出力 1 の縦の 接続線を形成するためのトレンチは横に走る出力 1 信号線の深さまで形成する。トレンチの 深さを調整するためにトレンチ径の大きさを調整する。トレンチ径が大きいほどトレンチ深 さは深くなる。詳細に関しては後述する。次にトレンチの側壁部分に強誘電体膜を形成する (図 9-2-4(c))。次に縦方向の接続線を入力線と絶縁するため絶縁膜を形成する(図 9-2-4(d))。 次に横に走る接続線と VDD を Fe-FET と接続するための n 型拡散層を形成する。



図 9-2-2 図 9-2-1 (c)の方式の工程断面図

具体的にはあらかじめ横に走る出力線と VDD 線にn型不純物を含ませておきそれを熱 処理によって拡散させることにより n 型拡散を形成する(図 9-2-3(e))。次に Fe-FET のた めの P 型シリコンを埋め込む (図 9-2-3(f))。最後に縦方向の接続線のためポリシリコン材 料を埋め込む(図 9-2-3 (g))。



図 9-2-3 図 9-2-1(d)の方式の工程断面図

以上の工程の中で新たな製造工程として重要なのは、トレンチ径の大きさでトレンチ深さを調整する工程である。トレンチ径の大きさでトレンチ深さを調整するには以下の方式が考

えられる(図 9・2・4)。図 9・2・4 は MEMS トレンチ形成工程の例を示す[2]。断面写真からわ かるようにトレンチ径の大きさが大きくなるに従いトレンチ深さが深くなることが分かる。 図 9・2・3(g) の断面を実現するためには図 9・2・4 のようなトレンチ径を形成しその後トレン チのエッチングを行い、そして最後にシリコン基板を太い波線で示すように途中まで削るこ とにより必要な深さのトレンチを形成できる可能性があることがわかる(必要なトレンチ深 さを微調整するためにはトレンチ径の大きさを微調整することが考えられる。またトレンチ の形成方法に別の方法を考えることも可能である[3])。次に図 9・2・1(e)に示すように 4 入力 の積層型論理回路を複数個横方向に並列に接続し、それを更に縦方向に 2 個積層した場合 を考える。その製造方法を図 9・2・5(a)に示す。基本的には図 9・2・3 の製造方法と同じで Fe-FET が形成される深いトレンチが複数個(4 個)あることが相違点である。図 9・2・5(b) に並列に 4 個接続した場合の回路図を示す(n=4)。



図 9-2-4 トレンチ径の調整することによりトレンチ深さを調整する 製造工程の説明図(断面写真)



図 9-2-5 図 9-2-1(e)方式の断面図及び回路図

入力信号 A に関する論理を実現するには、まず 4 個のシリコン柱の下部を用いて積の論理 を実現し、次にその出力をお互いに並列に接続することによりそれらの和の論理を実現して

いる。つまり 4 つの入力信号 A1~A4 を用いてそれらの積の演算を形成しそれを横方向 に複数個接続することにより 4 つの入力の任意の積和演算を実現することが出来る。例え ば A1~A4 の入力信号を用い図 9·2·5(b)に示すように Fe-FET にプログラムをすると A1・A4+A2・A3+A1・A2・A3・A4 信号を実現できる。同様に B1~B4 の入力信号を用 いると B2・B3・B4+B1・B3・B4+B3 信号を実現することが出来る。この方式は複数個 に 1 個の割合で縦方向に出力線が走るため、図 9·2·1(d)方式に比べて縦方向の出力線のパ ターン面積を大幅に縮小できる特徴がある。ただしこの方式では並列に接続する数が製造技 術的に固定されているため(この図では 4 個)不要な部分を並列に接続しないようにするた めゲートに CR 信号が入力される Fe-FET をもうける(接続しない場合はプログラムを行 わず使用する場合にはプログラムを行い動作時には CR 信号に GND の電圧を与える)。

9-2-4. 結論

3D NAND フラッシュメモリの製造技術を改良した同一シリコン柱内で並列処理可能 な積層型 Fe-FET 再構成可能論理を新たに提案した。従来の方式では1本のシリコン柱内で 1個の論理回路を実現させていたのに対し、提案方式では複数の論理回路を構成し、それを 並列処理している。各論理回路の演算結果は縦方向の配線で上方に出力される。この縦方向 の出力配線を実現するために、異なるトレンチ径を用いて深さの異なる Fe-FET 用と出力配 線用のトレンチを同時に形成する方式を新たに導入している。提案方式の導入により、(製 造コストと動作時間の積)の逆数で定義されるコストパーフォーマンスが、従来の並列処理 を行わない方式と比較して大幅に向上することが期待できる。新たに提案した並列処理方式 は、低コストで高速な再構成可能な論理回路を実現する候補として極めて有望である。

9-3. 横 NAND 方式による高速化

9-3-1. 序論

第3~8章で述べられた方式ではいずれも縦方向のチャネル方式を用いている。NAND 論理の出力にはシリコン柱の上部に形成される。低コストを実現するためにはなるべく積層 数が多いことが望ましい。しかし積層数の増加は遅延時間の増大につながる問題がある。本 章ではこの問題を解決するために縦方向の積層方式を用いて横方向のチャネル方式を実現 する方式を新たに導入した。この方式では信号は横方向に伝わる。この方式は参考文献[5][6] で述べられた方式を用いて実現できる。

9-3-2. 縦方向に積層された論理回路での横方向チャネル方式

図 9-3-1 に横方向チャネル方式の構成を示す。ここで信号は横方向に伝わる。チャネル

は Fe-FET によって構成され、Fe-FET のゲートに入力信号 WL1~WL4 が入力される。出 力 BL1~BL4 はアレイの右端に出力される。Fe - FET の大きさは 2F×2F=4 F²で第3章 ~8章の場合と同じである。図 9-3-2 に鳥観図と上面断面図を示す。Fe-FET のチャネル幅、 WL の幅はいずれもデザインルール F である。WL 間距離も F になる。



図 9-3-1 横方向チャネル方式の構成

製造方法を図 9-3-3 と図 9-3-4 に示す。最初に Si と SiGe が縦方向に積層される。これ は第3章~8章の場合と同じである。次に隣接 Fe-FET を分離するため Si と SiGe を選択的 にエッチングする。さらに SiGe が強誘電体膜形成のために除去され、最後に強誘電体膜と WL を形成している。この方式では縦方向の積層数と横方向に接続された Fe-FET 数は独立 しているためそのため低コストと高速動作を両立することができる。

図 9-3-5 に縦/横方向チャネル方式の NAND 論理の時間を示す。遅延時間は図 9-3-6 を用 いて見積もった。F=39nm、Fe-FET の移動度は 200 cm/Vs を用いた[7]-[11]。積層数が 256/512 層と多くなると横方向のチャネル方式で 32 セル直列接続した方が従来の縦方向と 比較して遅延時間は 1/64~1/256 に低減できる。



図 9-3-3 横方向チャネル方式のチャネル方向断面図 (a)Si と SiGe の形成 (b)Si と SiGe のエッチング (c)SiGe の除去(d)強誘電体膜の形成 (e)WL の形成



図 9-3-4 横方向チャネル方式のチャネル方向に垂直な面の断面図 (a)Si と SiGe の形成 (b)Si と SiGe のエッチング (c)SiGe の除去(d)強誘電体膜の形成 (e)WL の形成



図 9-3-5 NAND 論理の遅延時間(縦方向チャネル方式と横方向チャネル方式)



図 9-3-6 断面図 (a)縦方向チャネル方式(チャネルに垂直方向の断面図) (b)縦方向チャネル (チャネル方向断面図) (c)横方向チャネル(チャネルに垂直方向の断面図)(d)横方向 チャネル(チャネル方向断面図)

9-3-3. 結論

低コスト化と遅延時間の低減を両立できる横方向チャネル方式を新たに提案した。従来の の縦方向チャネル方式と比較してほぼ同じ低コストで 1/64~1/256 の高速動作が期待でき る横方向チャネル方式は将来の低コストと高速動作を実現する方法として極めて有望であ る。

9-4. 積層方式の高機能化

9-4-1. 序論

第3~8章で述べた方式は積層しない方式と比較して積層化により大幅にパターン面積 が低減できるもののさらなるパターン面積と縮小する方式が望まれる。

9-4-2. 複数のシリコン柱を用いて演算することにより最小のシリコン柱

の論理回路を実現する新方式

2入力の場合の新方式の回路図を図 9-4-1 に示す。図に示すように 2本のシリコン柱に合計 8 個の Fe-FET が使用され、1本のシリコン柱の B が入力する Fe-FET ともう 1本のシリ コン柱 B-が入力する Fe-FET は常時 D タイプとする。2入力論理では合計 16 種類の論理 が必要になるがそれは表 9-4-1 に示すように Fe-FET をあらかじめプログラムして D タイ プにすることにより実現される。例えば出力 A \bar{B} を実現するためには C3 と C5 の Fe-FET を D タイプ (表で+V は D タイプ、0 は E タイプを示す) にすることによって実現できる (図 9-4-2)。



図 9-4-1 2 入力の新方式の回路図
C_1	<i>C</i> ₂	C_3	C_4	C_5	C_6	\overline{Y}
0	+V	0	0	0	+V	AB
+V	0	0	0	0	+V	$\overline{A}B$
0	0	+V	0	+V	0	$A\overline{B}$
0	0	+V	+V	0	0	\overline{AB}
+V	0	0	0	+V	0	$A \oplus B$
0	+V	0	+V	0	0	$\overline{A \oplus B}$
0	+V	0	0	+V	0	A
+V	0	0	+V	0	0	\overline{A}
+V	+V	0	0	0	+V	В
0	0	+V	+V	+V	0	\overline{B}
+V	+V	0	0	+V	+V	A + B
+V	+V	0	+V	0	+V	$\overline{A} + B$
0	+V	+V	+V	+V	0	$A + \overline{B}$
+V	0	+V	+V	+V	0	$\overline{A} + \overline{B}$
+V	+V	+V	+V	+V	+V	Т
0	0	+V	0	0	+V	

表 9-4-1 16 論理を実現するための Fe-FET の特性





図 9-4-2 各種論理回路の実現方法

一方出力に \overline{B} を実現するためには C1、C2、C6 の Fe-FET をあらかじめ D タイプにプロ グラムすることにより実現できる。

2入力の売位必要なシリコン柱数はわずか2本である。1層方式ではシリコン柱は6本必要であり過去提案されているLUTを用いた方式[12][13][14]でも4本のシリコン柱が必要になる(図 9-4-3)。

パターン面積はシリコン中枢に比例するため、新方式では従来提案された積層方式の1/2 のパターン面積が実現できる。



図 9-4-3 過去提案された 2 入力の積層型論理回路方式

9-4-3. 結論

複数のシリコン柱を用いて演算することにより最小のシリコン柱数の積層型論理回路を 実現する方式を提案した。1層方式の1/3、従来方式の1/2のシリコン注数で任意の積層型 論理回路を実現できる。

この方式は第3~8章に述べた方式以上の低コストな積層方式を実現するために極めて重 要な候補である。

9-5. 結論

積層方式の高速化のための2方式(並列処理方式、--NAND方式)および高機能化について 述べた。いずれの方式も将来の積層方式のKEY技術として重要である。

第9章の参考文献

[1]横田智広, 渡辺重佳, "縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの 提案とそのロジック LSI への適用検討."電気学会論文誌 C, vol.137, no.5, pp.678686,2017.
[2]K. Owen et. al., "High aspect ratio deep silicon etching", MEMS 2012, pp.251-254, 2012.
[3]K. Muller et. al, "Trench storage node technology for gigabit DRAM generations", IEDM Tech Digest, p.507, 1996.

[4]横田智広,渡辺重佳, "3D NAND フラッシュメモリの製造技術を構造を用いた縦型垂直積層トランジスタによって構成された CMOS NAND/NOR 回路の提案."電子情報通信学会論文誌 C,vol.J100-C, no.4, pp.168-173, 2017.

[5] W. Kim et al., "Multi-layered vertical gate NAND flash overcoming stacking limit for terabit density storage", IEEE Trans. Electron Devices, vol.58, no.4, pp.1006-1014, 2011.

[6]J. Yun et al., "Single-crystalline Si Stacked Array (STAR) NAND flash memory," IEEE Journal of Solid-State Circuits, vol.34, no.4, pp.476-483, 1999.

[7]E. Yurchuk et al., "Impact of Scaling on the Perfomance of HfO2 Based Ferroelectric Field Effect Transistors", IEEE Trans. Electron Devices, vol. 61, pp. 3699 - 3706, 2014.

[8] T.P.-C. Juan et al., "A new metal - ferroelectric (PbZr0.57Ti0.43O3) - insulator (Dy2O3) semiconductor (MSIF) FET for nonvolatile memory applications", IEEE Trans. Electron Device Lett., vol.27, no.4, pp. 217 - 220, 2006.

[9] P. Sharma et al., "Impact of total and partial dipole switching on the switching slope of gate-last negative capacitance FETs with Ferroelectric Hafunimm Zirconium oxide gate stack", Symp.on VLSI Technology, Dig. Tech. Papers, pp.T154-T155, 2017.

[10] T. Nishimura et al., "Toword 1-nm-EOT Hf 0.5Zr0.5o2 Ferroelectric films", Extended sbstract of SSDM pp.30-31, 2014.

[11] K. Florent et al., "First demonstration of vertically stacked Ferroelectric AL Doped HfO2 decices for NAND applications", Symp.on VLSI Technology, Dig. Tech. Papers, pp.T158-T159, 2017.

[12]S. Tama, S. Sato and S. Watanabe, "Proposal of stacked type memory/Logic circuit array and its application to LUT(Look Up Table)", IEICE. Trans. on Electronics, vol.J99-C, no.7, pp.347-356, 2016.

[13]S. Tama, S. Sato and S. Watanabe, "Pattern area reduction of logic block for stacked FPGA with process technology of 3D NAND flash memory", IEICE. Trans. on Electronics, to be published in 2017.

[14]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell," Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

10. 結論

10-1. 結論の要約

本論文では、SGTを用いた従来のムーアの法則を延命させる新たな論理LSIを提案した。1層構造のSGTではパターン面積を縮小可能な最適設計方法を、SGTをFeFETとBiCS技術と組み合わせた積層型論理LSIでは低コスト、高速、低電力技術を新たに提案した。

1 層型に関してはコスト削減に最も効果のあるパターン面積の縮小のための最適設計法 を提案した(第3章)。

積層型に関しては低コスト化のみならず高速化、低電力化に適した方式を提案した。

低コスト化に関しては始めに第4章で積層型SGTによるNAND/NAND組み合わせ 回路を提案した。次に第5章ではこれを更に低コスト化可能な階層積層型SGTによるNA ND/NAND組み合わせ回路を提案した。第6章では組み合わせ回路同様に重要な情報記憶 用のフリップフロップ回路(FF)の積層化について提案した。FFは組み合わせ回路の横 に配置されることを前提とした。次の第7章では更なる低コスト化のために前述したFFを 1個のメモリ素子で実現し、それを組み合わせ回路上に積層する方式を提案した。また第 9.4章ではSGTを構成するシリコン柱の数を低減する方式も検討した。

低電力化に関しては第8章で、低電圧動作が可能な積層型CMOS回路を新たに提案した。 最後に高速化に関してはまず第9.2章でSGTを構成するシリコン柱の中で並列処理を 実現できる方式を提案した。次に第9.3章で出力が横方向に出る横NAND方式を提案した。 以下に第3章から第9章を要約する。

第3章ではインバータ、NAND回路の基本論理回路に関して、1層型SGT導入によるパ ターン面積縮小効率に関して詳細に検討した。そしてチャネル幅の小さいインバータ以外の 基本論理回路ではトランジスタを横方向に配置した方がパターン面積の縮小効果が大きく なることを利用した最適設計法を新たに提案した。また新たにフリップフロップやマルチプ レクサ、全加算器等の基本論理回路を横型の1層型SGTでパターン設計し、1層型SGT 導入によるパターン面積の縮小効果を解析した。その結果検討に用いたいずれの回路でもパ ターン面積は平面型の65~86%とSGTの導入により大幅に縮小できている。特にパターン の縦幅は63~71%と大きく縮小しており、その縮小率は配線の面積比率に強く依存する(配 線の比率が0%の場合には50%に縮小できる)。横幅は回路への入力数等によらず約10% 程度増加することが分かった。以上の結果より1層型SGTは平面型トランジスタのパター ン面積を縮小する技術として極めて有望であることが分かった。以上の研究により、1階層 型SGTを用いた論理LSIではデザインルールが同じ場合、従来の平面型の場合と比較して 動作速度と消費電力を犠牲にすることなく製造コスト(正確にはパターン面積)を65%~ 86%に低減できる効果がることが分かった。 第4章では積層型SGTにFe-FETとBiCS技術を組み合わせた多段積層縦型トランジ スタ構造を用いた積層型 Fe-FET NAND/NAND アレイを新たに考案し、そのロジック LSI への適用方法を提案した。積層型 Fe-FET NAND/NAND アレイでは Fe-FET の NAND アレイを二組組み合わせることにより任意の再構成可能な組み合わせ回路を実現で きる。従来の1層型のロジック LSIと比較して積層段数の増加とともにパターン面積と製 造コストを大幅に縮小できることが分かった(再構成を考慮した場合 32層でパターン面積 を 0.2%、製造コストを 0.6%に低減可能。再構成しない場合はパターン面積を 6%、製造コ ストを 26%に低減可能)。本提案によりトランジスタの微細化を行うことなく論理 LSI の大 容量化、低コスト化、高速化が積層段数の増加とともに継続的に実現できる可能性がある。 つまり本提案により従来のムーアの法則を今後も継続して延命することが出来る。

第5章では、第4章の方式を更に低コスト化可能な階層積層型 Fe-FET NAND/NAND アレイを新たに考案し、そのロジック LSI への適用方法を提案した。提案方式では縦方向 に互いに独立に動作する回路を複数個積層する階層構造を新たに導入している。従来の縦方 向に1種類の回路のみを配置する第4章の方法と比較して、パターン面積と1つの回路当た りの製造コストを低減できる特徴がある。縦方向に16個の回路を積層した場合、動作速度 と読み出し時の消費エネルギーを犠牲にする事無く、1つの回路当たりの製造コストを従来 方式の約36%に低減できる。提案方式は大容量積層型メモリの製造技術を変更無しで適用 することにより、第4章の方式以上に低コストで高速なASIC,FPGA等の論理LSIの組み 合わせ回路を実現する手段として非常に有効である。

第6章では組み合わせ回路同様に重要な情報記憶用のフリップフロップ回路(FF)の積 層化について提案した。積層型SGTにFe-FETとBiCS技術を組み合わせた多段積層縦 型トランジスタ構造を用いた積層型Fe-FET順序回路を新たに考案した。積層型Fe-FET 順序回路は、従来提案されている組み合わせ回路を実現するための積層型Fe-FET NAND/NANDアレイと新たに提案した積層型Fe-FET型フリップフロップを組み合わせる ことにより今回初めて実現する事が出来た。新たな提案の有効性を9種類の簡単な順序回路 で見積もった結果、パターン面積は従来の1層型SGTを用いた場合と比較して約10~20% に大幅に縮小出来ることが分かった。またその製造コストは10~30層程度積層することに より、従来の1層の場合と比較して1/3に大幅に縮小出来る。本提案によりトランジスタ の微細化を行うことなく再構成可能論理を含む論理LSIの大容量化、低コスト化、高速化 を今後も継続的に実現できる可能性がある。

第7章では組み合わせ回路とその評価結果用メモリを縦方向に積層した不揮発性順序回路を新たに提案した。提案方式により第6章で組み合わせ回路と別のシリコン柱で形成されていたフリップフロップ回路を、同一シリコン柱で組み合わせ回路の上に積層された1個のFe-FETで形成できる特徴がある。そのため第6章の方式より、パターン面積や製造コストを低減出来、従来揮発性だった評価結果用メモリを不揮発にできる。提案方式として、簡略

型、組み合わせ回路を逐次プログラムする共有積層型、複数の組み合わせ回路を積層した階 層積層型、共有積層型と階層積層型を組み合わせた共有階層積層型の4種類を考案し、それ ぞれのコストパーフォーマンスを比較した。製造コストとサイクル時間の積でコストパーフ オーマンスを評価した場合、Fe-FETのプログラム時間と読み出し時間が同じ場合には、共 有積層型により従来方式と比較してコストパーフォーマンスは20.8 倍に出来、Fe-FETの プログラム時間が読み出し時間と比較して非常に長い(10000倍)場合には、共有階層積層 型によりコストパーフォーマンスを18.3 倍に増加出来ることが分かった(16種類の順序回 路の場合)。提案方式は低コストで高速な不揮発性順序回路の候補として非常に有望である。

第8章に第4-7章で前提としていたダイナミック回路の代わりに負荷にPMOSを用いた CMOSのスタティック回路を提案した。従来の1層方式と比較してパターン面積を約50% に縮小できる。単位面積当たりの製造コストの増加は従来の提案方式と比較して4~7%に 抑えられる。また CMOS 方式の導入により、従来のnMOSの提案方式と比較して、低電 力で安定動作を実現でき、その設計法に関しては従来の1層型の設計資産を活用できる特徴 がある。提案方式は将来の積層型論理LSIの低電力化の候補として非常に有望である。

第 9-2 章では、第一の高速化手法として、同一シリコン柱内で並列処理可能な積層型 Fe-FET 再構成可能論理を新たに提案した。従来の方式では1本のシリコン柱内で1個の論 理回路を実現させていたのに対し、提案方式では複数の論理回路を構成し、それを並列処理 している。各論理回路の演算結果は縦方向の配線で上方に出力される。この縦方向の出力配 線を実現するために、異なるトレンチ径を用いて深さの異なる Fe-FET 用と出力配線用のト レンチを同時に形成する方式を新たに導入している。提案方式の導入により、(製造コスト と動作時間の積)の逆数で定義されるコストパーフォーマンスが、従来の並列処理を行わな い方式と比較して大幅に向上することが期待できる。

第9-3章では、第二の高速化手法として、低コスト化と遅延時間の低減を両立できる横方 向チャネル方式(横NAND方式)を新たに提案した。従来の縦方向チャネル方式と比較し てほぼ同じ低コストで 1/64~1/256 の遅延時間の高速動作が期待できる横方向チャネル方 式は、将来の低コストと高速動作を実現する方法として極めて有望である。

10-2. 将来の展望

本論文では主にSGTを用いた従来のムーアの法則を延命させる新たな論理LSIを提 案した。1層構造のSGTではパターン面積を縮小可能な最適設計方法を、SGTをFeFET とBiCS技術と組み合わせた積層型論理LSIでは低コスト、高速、低電力技術を新たに 提案した。

1層構造のSGTによる論理LSIの設計に関しては、最近ようやくLSIレベルの試作

結果が出始めており[1]、現在既に製品化されている FinFET を用いた論理LSIとの比較 が進められるようになってきた[2][3]。今後1層型SGTに適した新たな論理LSIの製品 化が望まれる。また過去平面型トランジスタで検討されてきたように疑似的な3次元型構造 の研究[4]-[7]も期待できる。

SGTをFe-FETとBiCS技術と組み合わせた積層型論理LSIでは、今後以下に述べるような更なる技術発展が期待できる。

近未来の展望として、本論文の前提となっている、SGT, Fe-FET, BiCS技術の進展 に伴う新たな研究が必要になると考えられる。特にFe-FETに関しては現在SGT構造と組 み合わせた時のドレイン電流等の電気的な特性のデータは現時点では僅かしかない状態に ある。そのため本論文では数式で求められる簡単な動作速度や消費電力の評価しか出来てい ない。これらのデータが元になり初めて本論文で提案した各種積層型論理回路の定量的な動 作速度や消費電力が見積もることが出来、本論文の提案方式の製品レベルでの評価を行うこ とができると考えられる。

また今後BiCS技術の進展により積層数は現在の96層より更に大きくなる可能性が高い。本論文で仮定した積層数の最大値は256層程度でそれ以上の積層数でのコストを低減できる最適設計法に関しては考慮されていない。今後の更なる研究が期待できる。

積層型論理LSIの設計技術に関してもまだ研究の初期段階にある。具体的な中規模の論 理回路(多ビットのALU等)をモチーフとした低コスト化、高速化、低消費電力化の検討 はまだ未着手の状況にある。基本的な論理回路としては、研究はインバータ、NAND, N OR等の基本論理回路レベルに留まっている。パスゲート、複合ゲート等の更に複雑な基本 論理回路への検討が行われていない。複雑な基本論理回路での検討が必要になる。また積層 型論理LSIの候補として有望なFPGAへの適用に関してもまだLUTしか考えられて いない。今後現時点でLUT以上に大きなパターン面積を占有している配線用スイッチ部等 への適用を考える必要がある。

また本論文では研究の範囲をディジタル動作の論理LSIに研究範囲を限定しているが、 範囲を更にディジタル動作の論理LSIに広げることが考えられる。ディープラーニング用 LSI[8]の基本要素としてもSGTを Fe-FET とBiCS技術と組み合わせた積層型論理 LSIは、非常に有望である。

かなり将来を考えると本論文では高速動作できるトランジスタの候補としていわゆる電 圧駆動の Fe-FET を採用したが、高速化の候補としていわゆる電流駆動の現在シミュレーシ ョンレベルに留まるスピントランジスタ[9]-[12]や現在メモリ素子に使われている P R A M[5]やR e R AM[6]を用いた新たな高速トランジスタが開発される可能性がある。例えば 電圧駆動と電流駆動のような新たな高速トランジスタの原理的な特性の違いのため、新たな 高速トランジスタ固有の設計法が提案される可能性がある。

更に低コスト化が可能な製造技術として本論文ではいわゆるBiCS技術を前提とした が自己組織化等他の製造技術を用いた方式が提案される可能性がある。

従来のムーアの法則を延命させる新たな論理LSIの候補として本論文で提案したSG Tを Fe-FET とBiCS技術と組み合わせた積層型論理LSI方式は現在のみならず将来 にわたって極めて有望である。将来の研究開発と近未来の製品化を期待する。

第10章の参考文献

[1]"EUV を適用した小形 SRAM セル、imec らが発表", EE Times, May, 2018.

- [2]T. Kodama, Y. Hiroshima and S. Watanabe, "Study of pattern area reduction with FinFET and SGT for LSI," Contemporary Engineering Sciences, vol.6, no.4, pp.177-190, 2013.
- [3]T. Kodama, Y. Hiroshima, and S. Watanabe, "Proposal of independent-gate controlled double gate SGT and its application to logic circuit," Contemporary Engineering Sciences, vol.7, no.2, pp.71-86, 2014.
- [4]吉永考司、野村稔、"3 次元 LSI 実装のための TSV 技術の研究開発動向"、Science & Technology Trends, pp.23-34, 2010.
- [5]松寺克樹、河崎一茂、"TSV 技術を用いた世界初の 16 段積層 NAND 型フラッシュメ モリパッケージ"、年東芝レビュー、Vol.71,No.6, pp.20-23, 2016.
- [6] Kim, J. "The Future of Graphic and Mobile Memory for New Applications". Hot Chips 28 Tutorials. Hot Chips homepage. http://www hotchips. org/wpcontent/uploads/hc_archives/hc28/HC28.21-TutorialEpub/HC28.21.1-Next-Gen-Me mory-Epub/HC28.21.122-Next-Gen-MemGPU-Kim-SAMSUNG-v02-t1-3.pdf>, 2016.
- [7]北田秀樹、赤松俊也、石塚剛、作山誠樹、"高性能サーバの小型高密度化を実現する 3 次元実装技術", FUJITSU Vol.68, no.1, pp.22-29, 2017.
- [8]馬路徹, "NVIDIA の AI 用最新 GPU 技術のご紹介 ~ 伸び悩む DDR メモリーバン ド幅への対応 ~", 信学技法 ICD2018-4, 2018.
- [9] 玉井翔人,渡辺重佳, "スピントランジスタを用いた積層型 NAND MRAM の読出し法の 検討"信学論 vol.J91-C, no. 11, pp. 666-667, 2008.
- [10]S. Tamai and S. Watanabe, "Design method of stacked type MRAM with NAND structured cell", Contemporary Engineering Sciences, vol.6, no.2, pp.69-86, 2013.
- [11]S. Tamai and S. Watanabe, "Design method of stacked type thermally assisted MRAM with NAND structured cell", Contemporary Engineering Sciences, vol.6,

no.4, pp.143-161, 2013.

[12]S. Tamai and S. Watanabe, "Analysis of bit cost for stacked type MRAM with NAND structured cell", Contemporary Engineering Sciences, vol.6, no.7, pp.313-327, 2013.

謝辞

本研究は湘南工科大学 工学部情報工学科 渡辺研究室在学中から現在に至るまでの恩 師 渡辺重佳教授との共同研究の成果をまとめたものです。本論文をまとめるに当たり、終 始、懇切な御指導と御助言を賜りました湘南工科大学 工学研究科電気情報工学専攻 渡辺 重佳教授に謹んで感謝の意を表します。

また本論文の作成にあたり、論文副査として貴重な御助言、御指導をいただいた湘南工科 大学 工学研究科電気情報工学専攻 二宮洋教授、中上川友樹教授、三浦康之教授に深く感 謝致します。

本研究及び本論文の作成は現在在籍中の株式会社 DNP データテクノの上司、先輩、同僚の方々の御理解、御支援が無ければ実現出来ませんでした。株式会社 DNP データテクノの皆様方に謹んで感謝の意を表します。

研究業績:発表論文、口頭発表、新聞発表、解説記事、受賞

自著論文

- (1) 横田智広、渡辺重佳 "SGTによるシステムLSIのパターン面積縮小効果の検討"
 電子情報通信学会 C, Vol.J92-C, No.9, pp.537-539, 2009.(第3章)
- (2) 横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電子情報通信学会 論文誌 C, vol.J99-C, no.4, pp.150-159, 2016. (第4章)
- (3) <u>横田智広</u>, 渡辺重佳, "縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討." 電気学会論文誌 C, vol.137, no.5, pp.678-686, 2017. (第5章)
- (4) 横田智広,渡辺重佳, "多段積層縦型トランジスタ構造を用いた積層型 Fe-FET 順
 序回路の提案 ."電子情報通信学会論文誌 C, vol.J99-C, no.7, pp.338-346, 2016. (第
 6章)
- (5) 横田智広,渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた Fe-FET 型 組合せ回路とその評価結果用メモリを積層した不揮発性順序回路の提案."電子情報 通信学会論文誌 C, vol.J100-C, no.10, pp.510-518, 2017.(第7章)
- (6) <u>横田智広</u>, 渡辺重佳, "3D NAND フラッシュメモリの製造技術を用いた縦型垂直積 層トランジスタによって構成された CMOS NAND/NOR 回路の提案."電子情報通信 学会論文誌 C, vol.J100-C, no.4, pp.168-173, 2017. (第8章)

その他の論文

- (1) T. Yokota and S. Watanabe, "Analysis of pattern area reduction for logic circuit and system LSI with SGT," Contemporary Engineering Sciences, vol.8, no.13, pp.589-601, 2015.
- (2) T. Yokota and S. Watanabe, "Proposal of stacked type Fe-FET reconfigurable logic circuit featured with parallel processing within one silicon pillar using modified process technology of 3D NAND flash memory," Contemporary Engineering Sciences, vol.11, no.20, pp.983-993, 2018.

- (3) <u>T. Yokota</u> and S. Watanabe, "A novel horizontal channel NAND structure for vertically stacked type system LSL," Contemporary Engineering Sciences, vol.10, no.23, pp.1123-1132, 2017.
- (4) <u>T. Yokota</u> and S. Watanabe, "Circuit design of 2-input reconfigurable dynamic logic based on stacked type Fe-FET with whole set of 16 functions," Contemporary Engineering Sciences, vol.10, no.23, pp.1133-1142, 2017.

口頭発表

- (1)渡辺重佳,横田智広, "多段積層型トランジスタ構造を用いた FE-FET NAND 論理の 提案とそのロジックLSIへの適用検討"、電子情報通信学会 SDM 研究会 信学技報 SDM2016-36, pp.21-26, June 2016.
- (2)渡辺重佳,横田智広,玉井翔人,佐藤匠, "多段積層型トランジスタ構造を用いた FE-FET NAND 論理の提案とその組み合わせ回路、フリップフロップ、LUTへの適用検討"、 電子情報通信学会 RECONF 研究会 信学技報 RECONF2016-29, pp.23-28,June. 2016.
- (3)渡辺重佳,横田智広,玉井翔人,佐藤匠, "3次元型NANDフラッシュメモリの製造技術 を用いた再構成可能なシステムLSIの設計法"、電子情報通信学会 RECONF 研究 会 信学技報 RECONF2017-28, pp.37-42, Sep. 2017.

新聞発表

- (1)微細化の限界を克服:微細化せず実現、3Dメモリー製造技術転用、最大1/100
 にコスト低減、湘南工大、大規模システムLSI" 日刊工業新聞 2016 年 3 月 17 日
 第 27 面(自著論文3に関する新聞発表)
- (2) "新システムLSIの設計法、湘南工大が提案、微細化せず大容量化"電波新聞 2016 年3月21日第3面(自著論文3に関する新聞発表)
- (3)"(新技術)多段積層縦型トランジスタ構造のロジックLSI 湘南工科大の渡辺教 授らが提案、大容量で低コスト化実現"電波新聞 2016 年 5 月 12 日第 12-13 面(自 著論文 3 に関する新聞発表)

- (4)"(新技術)平面型トランジスタの微細化限界を克服する新システムLSI用順序回路の設計法提案、 湘南工科大学"電波新聞 2016 年 7 月 21 日第 14-15 面(自著論文 3,5 に関する新聞発表)
- (5) "(新技術) 3 次元型NAND フラッシュメモリーの製造技術を利用、高速・低コストシステムLSI設計法を提案、 湘南工科大学"電波新聞 2016 年 10 月 20 日第 14 面(自著論文 3,5 に関する新聞発表)
- (6) "製造コスト30%以下に:システムLSI回路設計 縦型トランジスタ積層" 日刊工業新聞 2017年2月24日 第25面(自著論文5に関する新聞発表)

解説記事

(1)渡辺重佳,横田智広,玉井翔人,佐藤匠, "ムーアの法則以降の新しい半導体メモリとトラ ンジスタの技術動向"湘南工科大学紀要 vol.50, no.1, pp.39-47, 2016.

受賞

(1) <u>横田智広</u>,渡辺重佳,「"縦型トランジスタ構造を用いた階層積層型 Fe-FET NAND/NAND アレイの提案とそのロジック LSI への適用検討."電気学会論文誌 C, vol.137, no.5, pp.678-686, 2017.」平成 30 年電気学会、平成 30 年 電子・情報・システム部門誌優秀論文賞(自著論文4に関する受賞)